

**Sub1G SoC
HW3182**

数 据 手 册

- 产品简介
- 数据手册
- 产品规格

上海东软载波微电子有限公司

2020 年 4 月 28 日

产品订购信息

Part NO.	工作电压	FLASH	SRAM	I/O	Timer	RTC	UART	I2C	ADC	封装类型
HW3182FLNS	2.2V ~3.6V	128KB	12KB	31	16-bit ×4, 32-bit ×3	1	3	1	12-bit × 10ch	QFN56

地 址：中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层

邮 编：200235

E-mail: support@essemi.com

电 话：+86-21-60910333

传 真：+86-21-60914991

网 址：http://www.essemi.com

版权所有©

上海东软载波微电子有限公司

本资料内容为上海东软载波微电子有限公司在现有数据资料基础上慎重且力求准确无误编制而成，本资料中所记载的实例以正确的使用方法和标准操作为前提，使用方在应用该等实例时请充分考虑外部诸条件，上海东软载波微电子有限公司不担保或确认该等实例在使用方的适用性、适当性或完整性，上海东软载波微电子有限公司亦不对使用方因使用本资料所有内容而可能或已经带来的风险或后果承担任何法律责任。基于使本资料的内容更加完善等原因，上海东软载波微电子有限公司保留未经预告的修改权。使用方如需获得最新的产品信息，请随时用上述联系方式与上海东软载波微电子有限公司联系。

修订历史

版本	修改日期	更改概要
V1.0	2020-4-28	初版发布

目 录

内容目录

第 1 章	芯片简介.....	16
1.1	概述.....	16
1.2	系统框图.....	20
1.3	管脚分配图.....	21
1.3.1	QFN56 封装.....	21
1.4	管脚说明.....	22
1.4.1	管脚说明.....	22
1.4.2	MCU 复用管脚对照.....	24
1.4.3	内部连线.....	27
1.4.4	MCU 内部悬空脚注意事项.....	28
第 2 章	MCU—系统控制及操作特性.....	29
2.1	系统控制保护.....	29
2.1.1	概述.....	29
2.1.2	特殊功能寄存器.....	29
2.2	系统电源.....	30
2.2.1	结构框图.....	30
2.2.2	芯片供电电源.....	30
2.2.3	芯片内部 3.0V 稳压输出 VR30.....	30
2.2.4	特殊功能寄存器.....	31
2.3	系统复位.....	32
2.3.1	概述.....	32
2.3.2	结构框图.....	32
2.3.3	复位时序图.....	32
2.3.4	外部复位 MRSTN 参考.....	33
2.3.5	特殊功能寄存器.....	34
2.4	低电压监测 (LVD).....	35
2.4.1	概述.....	35
2.4.2	特殊功能寄存器.....	35
2.5	系统低功耗操作模式.....	37
2.5.1	概述.....	37
2.5.2	睡眠模式.....	37
2.5.3	深度睡眠模式.....	37
2.5.4	唤醒方式.....	38
2.5.5	唤醒时间.....	38
2.5.6	FLASH 存储器等待功能.....	38
2.5.7	特殊功能寄存器.....	38
2.6	系统时钟.....	40
2.6.1	时钟源概述.....	40
2.6.2	结构框图.....	40
2.6.3	时钟源.....	40
2.6.4	系统时钟源切换.....	42

2.6.5	系统时钟分频	42
2.6.6	外设模块时钟配置	42
2.6.7	特殊功能寄存器	43
2.7	中断和异常处理	49
2.7.1	中断和异常	49
2.7.2	中断和异常向量的分配	50
2.7.3	中断向量表的重映射	51
2.7.4	特殊功能寄存器	51
2.8	系统控制块 (SCB)	62
2.8.1	概述	62
2.8.2	特殊功能寄存器	62
2.9	系统定时器 (SYSTICK)	66
2.9.1	概述	66
2.9.2	特殊功能寄存器	67
第 3 章	MCU—存储资源	69
3.1	内部存储器地址映射	69
3.2	FLASH 存储器	70
3.2.1	芯片配置字	70
3.2.2	芯片唯一识别码	72
3.2.3	程序区 FLASH	73
3.2.4	自编程操作 (IAP)	74
3.3	SRAM 存储器	82
3.3.1	SRAM 地址映射	82
3.3.2	SRAM 位带扩展	82
3.4	外设寄存器	83
3.4.1	外设寄存器地址映射	83
3.4.2	系统控制单元 (SCU) 寄存器列表	84
3.4.3	GPIO 寄存器列表	84
3.4.4	FLASH 存储器 IAP 寄存器列表	85
3.4.5	ADC 寄存器列表	86
3.4.6	RTC 寄存器列表	86
3.4.7	WDT 寄存器列表	87
3.4.8	T16N0/T16N1/T16N2/T16N3 寄存器列表	87
3.4.9	T32N0/T32N1/T32N2 寄存器列表	87
3.4.10	UART0/UART1/UART2/UART3 寄存器列表	88
3.4.11	EUART0/1 寄存器列表	88
3.4.12	SPI 寄存器列表	89
3.4.13	I2C 寄存器列表	89
3.4.14	外设寄存器位带扩展	90
3.5	内核寄存器	91
3.5.1	系统定时器 (SYSTICK) 寄存器列表	91
3.5.2	中断控制器 (NVIC) 寄存器列表	91
3.5.3	系统控制块 (SCB) 寄存器列表	91
第 4 章	MCU—输入输出端口	92

4.1	概述	92
4.2	结构框图	93
4.3	外部端口中断	93
4.4	特殊功能寄存器	94
第 5 章	MCU—外设	117
5.1	定时器/计数器	117
5.1.1	16 位定时器/计数器 T16N (T16N0/T16N1/T16N2/T16N3)	117
5.1.2	32 位定时器/计数器 T32N (T32N0/T32N1/T32N2)	129
5.2	通用异步接收/发送器 (UART0/UART1/UART2/UART3)	141
5.2.1	概述	141
5.2.2	结构框图	141
5.2.3	UART 数据格式	141
5.2.4	UART 异步发送器	142
5.2.5	UART 异步接收器	144
5.2.6	UART 红外发送调制功能	146
5.2.7	UART 红外唤醒功能	147
5.2.8	UART 端口极性	147
5.2.9	特殊功能寄存器	147
5.2.10	UART 应用说明	156
5.3	增强型通用异步接收/发送器 (EUART0/EUART1)	157
5.3.1	概述	157
5.3.2	结构框图	157
5.3.3	EUART 端口复用	157
5.3.4	普通 UART 通讯模式	158
5.3.5	7816 通讯模式的异步接收器和发送器	158
5.3.6	7816 通讯模式的数据格式	159
5.3.7	7816 通讯模式的自动重发功能	159
5.3.8	7816 通讯模式的自动重收功能	160
5.3.9	特殊功能寄存器	160
5.3.10	EUART 应用说明	170
5.4	SPI 同步串口通讯控制器 (SPI)	171
5.4.1	概述	171
5.4.2	结构框图	171
5.4.3	SPI 通讯模式	171
5.4.4	SPI 数据格式	171
5.4.5	SPI 同步发送器	173
5.4.6	SPI 同步接收器	173
5.4.7	SPI 通讯控制	174
5.4.8	SPI 延迟接收功能	175
5.4.9	SPI 数据帧发送间隔功能	175
5.4.10	特殊功能寄存器	175
5.4.11	SPI 应用说明	181
5.5	I2C 总线串口通讯控制器 (I2C)	182
5.5.1	概述	182

5.5.2	结构框图	182
5.5.3	I2C 总线基本原理.....	183
5.5.4	I2C 通讯端口配置.....	184
5.5.5	I2C 时基定时器与 16 倍速采样器	185
5.5.6	I2C 通讯发送器	186
5.5.7	I2C 通讯接收器	187
5.5.8	I2C 通讯控制.....	187
5.5.9	特殊功能寄存器.....	191
5.5.10	I2C 应用说明.....	198
5.6	模数转换器 (ADC)	199
5.6.1	概述.....	199
5.6.2	结构框图	199
5.6.3	ADC 数据转换.....	199
5.6.4	特殊功能寄存器.....	200
5.7	实时时钟 (RTC)	204
5.7.1	概述.....	204
5.7.2	RTC 写保护.....	204
5.7.3	时间日期设置	204
5.7.4	RTC 中断源.....	206
5.7.5	特殊功能寄存器.....	206
5.8	看门狗定时器 (WDT)	215
5.8.1	概述.....	215
5.8.2	特殊功能寄存器.....	215
第 6 章	RF 收发器—芯片状态控制	218
6.1	POWER DOWN	218
6.2	DEEP SLEEP	218
6.3	SLEEP (RC)	219
6.4	IDLE	219
6.5	TX.....	219
6.6	RX	219
6.7	芯片状态切换说明	219
第 7 章	RF 收发器—帧结构	221
7.1	增强型帧结构.....	221
7.2	直接 FIFO 帧结构	222
第 8 章	RF 收发器—多 PIPE 逻辑通道.....	223
第 9 章	RF 收发器—自动 ACK 与 ART	224
第 10 章	RF 收发器—数据与控制接口	225
10.1	FIFO	225
10.1.1	FIFO 指针.....	225
10.1.2	FIFO 操作说明	226
10.2	中断	227
10.2.1	增强型帧结构中断.....	229
10.2.2	直接 FIFO 帧结构中断	232
10.3	SPI 通信接口	233

10.3.1	SPI 帧格式	233
10.3.2	寄存器访问时序.....	233
10.3.3	FIFO 访问时序	233
10.3.4	SPI 时序参数.....	234
10.4	GPIO 配置	234
第 11 章	RF 收发器—频点与数据传输参数设置.....	236
11.1	频点设置	236
11.1.1	频点默认设置模式.....	236
11.1.2	频点直接设置模式.....	237
11.1.3	跳频接收模式	237
11.2	数据传输参数设置	238
11.2.1	数据速率设置	238
11.2.2	发送调制特性设置.....	238
11.2.3	发送功率设置	238
11.2.4	接收滤波器带宽设置	239
第 12 章	RF 收发器—收发操作流程.....	240
12.1	增强型帧结构收发流程	240
12.2	直接 FIFO 帧结构收发流程.....	242
12.3	直接收发 DIRECT 模式	244
12.4	连续发送模式.....	245
第 13 章	RF 收发器—唤醒.....	246
13.1	Wake-up Timer 唤醒.....	246
13.2	GPIO 外部中断唤醒.....	246
第 14 章	RF 收发器—RC 校准.....	247
14.1	软件校准	247
14.2	硬件自动校准.....	247
第 15 章	RF 收发器—异常状态的检测及复位.....	248
15.1	芯片异常状态检测	248
15.2	寄存器与 FIFO 校验功能	248
15.3	芯片复位	248
第 16 章	RF 收发器—其它功能与设置	249
16.1	白化与 CRC.....	249
16.2	FEC	249
16.3	数据编码	250
16.4	RSSI.....	250
16.5	载波检测 (Carrier Detect)	250
16.6	AFC 及晶振的校准功能	250
16.7	有效/无效前导检测	251
16.8	有效/无效 SFD 检测.....	251
16.9	低功耗接收模式	251
第 17 章	RF 收发器—寄存器.....	252
17.1	寄存器列表	252
17.2	寄存器说明	254
第 18 章	封装尺寸图	283

18.1	封装尺寸图	283
第 19 章	典型应用原理图	284
19.1	典型应用原理图	284
19.2	设计应用注意事项	285
第 20 章	电气特性	286
20.1	MCU 电气特性	286
20.1.1	MCU 最大标称值	286
20.1.2	MCU 工作条件	286
20.1.3	MCU 功能模块工作电压范围	286
20.1.4	MCU 功耗参数	287
20.1.5	MCU 功能模块功耗特性参数表	288
20.1.6	MCU 输入输出端口特性	289
20.1.7	MCU 系统时钟规格	290
20.1.8	MCU 上电和下电工作条件	290
20.1.9	MCU 的 ESD 特性	290
20.1.10	ADC 模块特性	290
20.1.11	MCU 内部时钟源特性	291
20.1.12	BOR 模块特性	292
20.1.13	LVD 模块特性	292
20.2	MCU 参数特性图	292
20.2.1	MCU 功耗特性	292
20.2.2	MCU 的 IO 端口输入特性	294
20.2.3	芯片 IO 端口输出特性（普通驱动）	297
20.2.4	芯片 IO 端口输出特性（大电流驱动）	299
20.3	RF 收发器电气特性	301
20.3.1	功耗参数	301
20.3.2	接收机（RX）参数	302
20.3.3	发射机（TX）参数	303
20.3.4	频率合成器参数	303
20.3.5	振荡器参数	304
第 21 章	编程调试接口	306
21.1	概述	306
21.2	ISP 编程接口	306
21.2.1	通信协议	306
21.2.2	操作流程	307
21.3	SWD 调试接口	307
21.3.1	概述	307
21.3.2	SWD 特性	307

图目录

图 1-1	系统内部结构框图	20
图 1-2	QFN56 封装顶视图	21
图 2-1	系统电源结构框图	30
图 2-2	系统复位电路结构框图	32
图 2-3	上电复位时序示意图	32
图 2-4	掉电复位时序示意图	32
图 2-5	MRSTN 复位参考电路图 1	33
图 2-6	MRSTN 复位参考电路图 2	33
图 2-7	系统时钟电路结构框图	40
图 2-8	LOSC 振荡器电路示意图	41
图 2-9	HOSC 振荡器电路示意图	41
图 2-10	系统定时器框图	66
图 3-1	内部存储器地址映射	69
图 3-2	FLASH 映射图	73
图 3-3	IAP 操作请求流程图	74
图 3-4	IAP 全擦除操作流程图	75
图 3-5	IAP 页擦除操作流程图	75
图 3-6	IAP 编程操作流程图	76
图 3-7	中断向量表重映射操作示意图	77
图 3-8	SRAM 映射图	82
图 3-9	外设寄存器映射图	83
图 4-1	I/O 端口电路结构框图	93
图 4-2	PINT0 外部端口中断电路结构示意图	93
图 5-1	T16N 电路结构框图	117
图 5-2	T16N 计数匹配功能示意图	119
图 5-3	T16N 捕捉功能示意图	120
图 5-4	T16N 输出调制功能示意图	121
图 5-5	T32N 电路结构框图	129
图 5-6	T32N 计数匹配功能示意图	131
图 5-7	T32N 捕捉功能示意图	132
图 5-8	T32N 输出调制功能示意图	133
图 5-9	UART 电路结构图	141
图 5-10	UART 7 位数据格式	141
图 5-11	UART 8 位数据格式	142
图 5-12	UART 9 位数据格式	142
图 5-13	UART 发送数据流示意图	143
图 5-14	UART 发送数据操作流程图示例	144
图 5-15	UART 接收数据流示意图	145
图 5-16	UART 接收数据操作流程图示例	146
图 5-17	TX 高电平调制输出波形图	146
图 5-18	TX 低电平调制输出波形图	147
图 5-19	EUART0 电路结构框图	157
图 5-20	7816 通讯模式发送数据流示意图	158

图 5-21	7816 通讯模式接收数据流示意图	159
图 5-22	SPI 电路结构框图	171
图 5-23	SPI 时钟上升沿发送, 下降沿接收波形示意图	172
图 5-24	SPI 时钟下降沿发送, 上升沿接收波形示意图	172
图 5-25	SPI 时钟上升沿接收, 下降沿发送波形示意图	172
图 5-26	SPI 时钟下降沿接收, 上升沿发送波形示意图	173
图 5-27	SPI 发送数据流示意图	173
图 5-28	SPI 接收数据流示意图	174
图 5-29	SPI 延迟接收功能波形示意图	175
图 5-30	I2C 电路结构框图	182
图 5-31	I2C 总线通讯协议示意图	183
图 5-32	I2C 主控器写入从动器数据示意图	184
图 5-33	I2C 主控器读取从动器数据示意图	184
图 5-34	开漏输出端口示意图	185
图 5-35	I2C 总线端口信号的波形示意图	186
图 5-36	I2C 发送数据流示意图	186
图 5-37	I2C 接收数据流示意图	187
图 5-38	I2C 起始位波形图	188
图 5-39	I2C 自动寻呼波形图	188
图 5-40	I2C 停止位波形图	189
图 5-41	I2C 应答延迟功能波形示意图	189
图 5-42	I2C 数据帧传输间隔功能波形示意图	190
图 5-43	I2C 时钟线下拉等待波形示意图	190
图 5-44	ADC 内部结构图	199
图 5-45	ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=0)	199
图 5-46	ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=1)	200
图 6-1	RF 收发器状态控制示意图	218
图 6-2	芯片上电进入发送模式示意图	220
图 6-3	芯片上电进入接收模式示意图	220
图 7-1	增强型帧结构示意图	221
图 7-2	直接 FIFO 帧结构示意图	222
图 8-1	4 路 PIPE 通讯示意图	223
图 10-1	FIFO 控制示意图	225
图 10-2	两种帧结构模式下 FIFO 结构	226
图 10-3	直接 FIFO 帧结构发送半空操作示意图	226
图 10-4	直接 FIFO 帧结构接收半满操作示意图	227
图 10-5	IRQ 中断输出示意图	228
图 10-6	ACK 不使能情况中断示意图	229
图 10-7	ACK 使能正常通讯中断示意图	230
图 10-8	PTX 自动重传情况 1 中断示意图	230
图 10-9	PTX 自动重传情况 2 中断示意图	230
图 10-10	PTX 自动重传情况 3 中断示意图(重传超时, 重传次数为 2)	231
图 10-11	PRX 自动重收中断示意图	231
图 10-12	ACK 使能情况下 NOACK 功能中断示意图	232

图 10-13	直接 FIFO 帧结构中断示意图	232
图 10-14	SPI 帧格式	233
图 10-15	SPI 写寄存器时序	233
图 10-16	SPI 读寄存器时序	233
图 10-17	SPI 写 FIFO 时序	234
图 10-18	SPI 读 FIFO 时序	234
图 10-19	SPI 时序参数示意图	234
图 12-1	PTX 发送流程图	240
图 12-2	PRX 接收流程图	241
图 12-3	直接 FIFO 帧结构 LENO_TXMODE='1'发送停止示意图	242
图 12-4	直接 FIFO 帧结构 LENO_TXMODE='0'发送停止示意图	242
图 12-5	帧长信息配置示意图	243
图 12-6	直接发送模式时序图	244
图 12-7	直接接收模式时序图	244
图 12-8	直接收发模式数据时序示意图	245
图 16-1	PN9 数据白化生成器	249
图 16-2	CRC 硬件实现示意图	249
图 18-1	QFN56 封装尺寸图	283
图 19-1	典型应用原理图	284

表目录

表 1-1	管脚说明表.....	23
表 1-2	PA 复用管脚对照表.....	25
表 1-3	内部连线.....	27
表 1-4	芯片悬空管脚设置说明表.....	28
表 2-1	晶体振荡器电容参数参考表.....	41
表 2-2	异常/中断优先级操作类型说明列表.....	49
表 2-3	异常/中断优先级列表.....	50
表 2-4	IRQ 分配列表.....	51
表 4-1	PINT 选择对应列表.....	94
表 5-1	I2C 总线端口信号的时序参数列表.....	185
表 5-2	12/24 小时模式对照表.....	205
表 7-1	标准识别号 (ACK 不使能).....	221
表 7-2	标准识别号 (ACK 使能).....	222
表 10-1	推荐 SPI 时序 (8MHz) 参数.....	234
表 10-2	GPIO 默认状态.....	235
表 11-1	20MHz 晶振下各频段范围与配置.....	236
表 11-2	26MHz 晶振下各频段范围与配置.....	236
表 11-3	系数 k_{freq} 配置表.....	237
表 11-4	系数 k_{dev} 配置表.....	238
表 15-1	CHIPSTA1 各状态说明.....	248
表 17-1	寄存器列表.....	253
表 17-2	RFID 寄存器说明.....	254
表 17-3	TRCTRL 寄存器说明.....	254
表 17-4	PKTCTRL 寄存器说明.....	255
表 17-5	PKTCFG0 寄存器说明.....	256
表 17-6	CRCSEED 寄存器说明.....	256
表 17-7	PKTCFG1 寄存器说明.....	256
表 17-8	FIFOTHRES 寄存器说明.....	257
表 17-9	TXPHR0 寄存器说明.....	257
表 17-10	TXPHR1 寄存器说明.....	257
表 17-11	PSDULEN 寄存器说明.....	258
表 17-12	RXPHR0 寄存器说明.....	258
表 17-13	RXPHR1 寄存器说明.....	258
表 17-14	FIFOCTRL 寄存器说明.....	259
表 17-15	LEN0PKLEN 寄存器说明.....	259
表 17-16	FIFOSTA 寄存器说明.....	260
表 17-17	INT 寄存器说明.....	261
表 17-18	INTIE 寄存器说明.....	262
表 17-19	INTIC 寄存器说明.....	263
表 17-20	CRCVAL 寄存器说明.....	263
表 17-21	PIPECTRL 寄存器说明.....	264
表 17-22	P0ADDR0 寄存器说明.....	264
表 17-23	P0ADDR1 寄存器说明.....	264

表 17-24	P0ADDR2 寄存器说明	264
表 17-25	P1ADDR0 寄存器说明	265
表 17-26	P1ADDR1 寄存器说明	265
表 17-27	P1ADDR2 寄存器说明	265
表 17-28	P23ADDR 寄存器说明	265
表 17-29	CHIPSTA0 寄存器说明	266
表 17-30	MODECTRL 寄存器说明	267
表 17-31	GPIOCFG0 寄存器说明	268
表 17-32	GPIOCFG1 寄存器说明	270
表 17-33	WDTCFG0 寄存器说明	270
表 17-34	WDTCFG1 寄存器说明	270
表 17-35	WDTWDV 寄存器说明	271
表 17-36	AGCGAIN 寄存器说明	271
表 17-37	RSSI 寄存器说明	271
表 17-38	PREACFG 寄存器说明	271
表 17-39	MODEMCTRL 寄存器说明	272
表 17-40	IFSET 寄存器说明	272
表 17-41	CDTH 寄存器说明	272
表 17-42	CHCFG0 寄存器说明	273
表 17-43	CHCFG1 寄存器说明	273
表 17-44	CHCFG2 寄存器说明	273
表 17-45	CHCFG3 寄存器说明	273
表 17-46	DEVIATION 寄存器说明	273
表 17-47	HOPCFG 寄存器说明	274
表 17-48	FILTERBAND 寄存器说明	274
表 17-49	FREQCFG0 寄存器说明	274
表 17-50	FREQCFG1 寄存器说明	275
表 17-51	FREQCFG2 寄存器说明	275
表 17-52	SYMRATE0 寄存器说明	275
表 17-53	SYMRATE1 寄存器说明	275
表 17-54	RFCFG 寄存器说明	276
表 17-55	CHIPSTA1 寄存器说明	277
表 17-56	XOSC 寄存器说明	277
表 17-57	RCCFG0 寄存器说明	277
表 17-58	RCSTA 寄存器说明	278
表 17-59	RCCFG1 寄存器说明	278
表 17-60	HOPSPACE0 寄存器说明	279
表 17-61	HOPSPACE1 寄存器说明	279
表 17-62	RSSICFG 寄存器说明	279
表 17-63	HOPCH 寄存器说明	280
表 17-64	PACFG 寄存器说明	280
表 17-65	ACKCFG 寄存器说明	280
表 17-66	FIFOPTR 寄存器说明	281
表 17-67	LENORXADD 寄存器说明	281

表 17-68	INVSFDTIME 寄存器说明.....	281
表 17-69	SFTRST0 寄存器说明.....	282
表 17-70	SFTRST1 寄存器说明.....	282
表 17-71	REGCHECK 寄存器说明	282
表 17-72	FIFODATA 寄存器说明	282
表 20-1	芯片功耗.....	301
表 20-2	接收机 (RX) 特性.....	302
表 20-3	发射机 (TX) 特性	303
表 20-4	频率合成器特性.....	304
表 20-5	低功耗 RC 振荡器特性.....	304
表 20-6	石英晶体振荡器特性	305

第 1 章 芯片简介

1.1 概述

HW3182 是一款高集成度的低功耗 Sub-1GHz 无线 SoC 芯片，可广泛应用于智能家居、工业控制、无线传感器网络、无线遥控、遥测设备等领域。片上集成高性能、低功耗的 RF 收发器和 32 位 MCU。

片上 RF 收发器的外围电路较简单，只需少量的外围被动器件即可构成完整的 Sub-1GHz 无线收发系统。RF 收发器发射功率最大可以到 20dBm，接收灵敏度可达到 -114dBm@10Kbps(433MHz)。

片上 MCU 内部集成 32 位 ARM Cortex-M0 CPU 内核，具备 128KB 的 Flash 程序存储空间。

芯片特性:

◆ 工作条件

- ◇ 工作电压范围: 2.5V ~ 3.6V
- ◇ 工作温度范围: -40°C ~ 85°C (工业级)

◆ 封装形式

- ◇ QFN56

MCU 特性:

◆ 电源

- ◇ 低功耗 LVD 用于监测系统电源掉电和上电，可选择产生掉电或上电中断
- ◇ 内部 3.0V LDO 电压输出 VR30，用于内部 ADC，需外接电容

◆ 时钟

- ◇ 32.768KHz 晶体振荡器 (支持外部 32.768KHz 时钟输入) 作为 RTC 时钟源 (内置振荡器匹配电容)，可配置为系统时钟源
- ◇ 2M~16MHz 晶体振荡器 (支持外部时钟输入) 可配置为系统时钟源，支持内部分频器
- ◇ 内部 16MHz RC 振荡器可配置为系统时钟源，出厂校准精度 ±1% (32.768KHz 晶体振荡器工作时，支持实时调校，确保全工作范围时钟精度)
- ◇ 内部 32KHz RC 振荡器作为 WDT 时钟源，可配置为系统时钟源
- ◇ 支持 PLL 倍频，最大可倍频至 33MHz (用于系统时钟)。当 PLL 时钟源选择为 LOSC 或 LRC 时，倍频至约 33.55MHz ($32.768\text{KHz} \times 1024 = 33.554432\text{MHz}$)；当选择时钟源为外部或内部 4MHz 时，倍频至 32MHz ($4\text{MHz} \times 8 = 32\text{MHz}$) 时钟输出

◆ 内核

- ◇ ARM Cortex-M0 32 位嵌入式处理器内核
- ◇ 支持 SWD 串行调试接口，支持 2 个监视点 (watchpoint) 和 4 个断点 (breakpoint)
- ◇ 内嵌向量中断控制器 NVIC
- ◇ 支持唤醒中断控制器 WIC
- ◇ NVIC 包含一个不可屏蔽中断 NMI
- ◇ 内置 1 个 SysTick 系统定时器

- ◆ 硬件看门狗
 - ◇ 时钟源可选择
 - ◇ 支持低功耗模式下唤醒
 - ◇ 超时时计数溢出可选择触发中断或复位
- ◆ 存储资源
 - ◇ 128K 字节 FLASH 存储器
 - 支持 ISP 在线串行编程
 - 支持 IAP 在应用中编程
 - 支持 FLASH 编程代码加密保护
 - ◇ 12K 字节 SRAM 存储器
 - SRAM 存储空间及外设寄存器地址空间支持位带 (Bit band) 扩展
- ◆ I/O 端口
 - ◇ 最大支持 72 个双向 I/O 端口，其中可用端口 36 个，外部可用端口 31 个
 - 外部 PA 端口 18 个 (PA0~PA10、PA14~PA17、PA22、PA30~PA31)
 - 外部 PB 端口 9 个 (PB5~PB7、PB10~PB11、PB14~PB17)
 - 外部 PC 端口 4 个 (PC4~PC7)
 - 内连端口 5 个 (PB18、PB20~PB23)
 - 内部悬空未用端口 36 个 (PC0~PC3、PC8~PC15、PA11~PA13、PA18~PA21、PA23~PA29、PB0~PB4、PB8~PB9、PB12~PB13、PB19)
 - ◇ 支持 8 路外部中断输入，触发方式可配置
- ◆ 定时器/计数器
 - ◇ 支持 4 路 16 位定时器/计数器 T16N0, T16N1, T16N2, T16N3
 - ◇ 支持 3 路 32 位定时器/计数器 T32N0, T32N1, T32N2
 - ◇ 定时器/计数器带预分频器，扩展输入捕捉/输出调制 PWM 功能
- ◆ UART 通信接口
 - ◇ 支持 3 路 UART 通信接口 UART0~UART2
 - ◇ 支持全/半双工异步通信模式
 - ◇ 支持传输波特率可配置
 - ◇ 支持 8 级发送/接收缓冲器
 - ◇ 支持 7/8/9 位数据格式可配
 - ◇ 支持奇偶校验功能可配，支持硬件自动奇偶校验位判断
 - ◇ 支持空闲帧检测
 - ◇ 支持接收帧错误标志、溢出标志、奇偶校验错误标志
 - ◇ 支持数据接收和发送中断
 - ◇ 支持 PWM 调制输出，且 PWM 占空比线性可调
 - ◇ 支持接收端口红外唤醒功能
 - ◇ 支持 UART 输入输出通讯端口极性可配置
- ◆ EUART 通信接口

- ◇ 支持 1 路通信接口 EUART0
- ◇ 兼容 UART 通信接口，可配置为普通 UART 模式
- ◇ 扩展支持异步半双工接收/发送（7816 模式）
- ◇ 扩展支持 8 位数据位和 1 位奇偶校验位（7816 模式）
- ◇ 扩展支持自动重发重收模式（7816 模式）
- ◇ 扩展支持可配置内部时钟输出（7816 模式）
- ◇ 扩展支持双通道通讯可配置（7816 模式）
- ◆ I2C 通信接口
 - ◇ 支持 1 路通信接口 I2C
 - ◇ 支持单主控模式/从动模式
 - ◇ 支持标准的 I2C 总线协议，最大传输速率 400Kbit/s
 - ◇ 支持 7 位从机地址
 - ◇ 支持 4 字节接收/发送缓冲器
 - ◇ 支持数据接收和发送中断
 - ◇ SCL/SDA 端口支持推挽/开漏模式，开漏时必须使能内部弱上拉或使用外部上拉电阻
 - ◇ SCL 端口支持时钟线自动下拉等待请求功能
- ◆ ADC 模拟数字转换器
 - ◇ 支持 1 路模数转换器 ADC
 - ◇ 支持 12 位采样精度
 - ◇ 支持 10 通道模拟输入
 - ◇ 支持外部和内部参考电压选择
 - ◇ 内置可调校参考电压，可从 AVREFP 复用端口输出
 - ◇ 支持中断产生
- ◆ RTC 实时时钟
 - ◇ 仅 POR 上电复位有效，支持软件写保护，有效避免系统不稳定对时钟造成的影响
 - ◇ 采用外部 32.768KHz 晶体振荡器作为时钟源
 - ◇ 时钟调校可实现最大时间精度为±0.0254ppm
 - ◇ 时间计数（实现小时、分钟和秒）和日历计数（实现年、月、日和星期），BCD 格式
 - ◇ 提供 4 个可编程定时中断和 2 个可编程日历闹钟
 - ◇ 提供一路可配置时钟输出
 - ◇ 自动闰年识别，有效期至 2099 年
 - ◇ 12 小时和 24 小时模式可配置
 - ◇ 低功耗设计：工作电压为 3.6V 时，RTC 模块工作电流典型值为 1.5μA（最大值为 3μA）

RF 收发器特性:

- ◆ 频带
 - ◇ 315/433/779/868/915MHz
- ◆ 接收灵敏度
 - ◇ -114 dBm @10Kbps(315/433MHz)
 - ◇ -112dBm @10Kbps(779/868/915MHz)
- ◆ 调制方式
 - ◇ (G)FSK
- ◆ 最大输出功率
 - ◇ +20 dBm
- ◆ 低电流消耗
 - ◇ 8 mA RX(低功耗接收模式)
 - ◇ 18 mA RX(非低功耗接收模式)
- ◆ 各模式下功耗
 - ◇ 100 nA @ POWER DOWN 模式
 - ◇ 3 μ A @ DEEP SLEEP 模式
 - ◇ 3.5 μ A @ SLEEP(RC) 模式
 - ◇ 2 mA @ IDLE 模式
- ◆ 数据速率: 1.2 Kbps to 100 Kbps
- ◆ 支持自动跳频功能
- ◆ 8 个可配通道
- ◆ 选择性性能
 - ◇ 邻道抑制: 41 dB @ 200KHz
 - ◇ 阻断性能: 55 dB @ 1MHz
- ◆ 独立 256 字节发送与接收 FIFO
- ◆ 支持自动应答功能(ACK)
- ◆ 支持自动重传功能(ART)
- ◆ 支持自动频率控制(AFC)
- ◆ 支持自动增益控制(AGC)
- ◆ 支持白化、FEC、CRC 校验
- ◆ 支持曼切斯特编码、8bit/10bit 线性编码
- ◆ 支持数字 RSSI 测量
- ◆ 支持 20/26MHz(\pm 20ppm)晶振
- ◆ 支持 IEEE 802.15.4g 帧结构

1.2 系统框图

HW3182 的整体系统框图如下图所示：




图 1-1 系统内部结构框图

1.3 管脚分配图

1.3.1 QFN56 封装




图 1-2 QFN56 封装顶视图

注：在应用系统中，若不使用外部 LOSC 晶振，则需将 LOSC 配置为禁止状态，并将 LOSC0 和 LOSC1 管脚均下拉到地 VSS（推荐下拉电阻约 1K），否则可能会导致芯片功耗异常或降低芯片抗干扰性能。

1.4 管脚说明

1.4.1 管脚说明

管脚编号	管脚名称	管脚功能	管脚说明
1	NC	未连	内部未连管脚，必须悬空
2	NC	未连	内部未连管脚，必须悬空
3	NC	未连	内部未连管脚，必须悬空
4	NC	未连	内部未连管脚，必须悬空
5	NC	未连	内部未连管脚，必须悬空
6	PDN	数字输入	RF 收发器 POWER DOWN 模式使能输入引脚（高电平有效）
7	VDDRF	电源输入	RF 收发器模拟电源输入
8	TX	射频输出	RF 收发器发射机射频输出端口
9	RFP	射频输入	RF 收发器接收机射频输入端口
10	RFN	射频输入	
11	VR_IF	模拟电源输出	RF 收发器内置的模拟稳压电源输出
12	GPIO3	数字输入输出	RF 收发器通用数字 I/O
13	GPIO0	数字输入输出	
14	GPIO1	数字输入输出	
15	GPIO2	数字输入输出	
16	VDR	数字电源输出	RF 收发器数字稳压电源输出
17	VDD_DIG	数字电源输入	RF 收发器数字电源输入
18	PA22/T16N1OUT0	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出
19	PA30/E0TX1/E0CK1/SCL	数字输入输出	MCU 通用 IO 口，可复用为 EUART、I2C 时钟口
20	PA31/E1TX0/T1CK0/SDA	数字输入输出	MCU 通用 IO 口，可复用为 EUART、I2C 数据口
21	PA0/RX0/AIN0	数字输入输出	MCU 通用 IO 口，可复用为 UART、ADC
22	PA1/TX0/AIN1	数字输入输出	MCU 通用 IO 口，可复用为 UART、ADC
23	PA2/T16N3CK0/AIN2	数字输入输出	MCU 通用 IO 口，可复用为定时器外部时钟输入、ADC
24	PA3/T16N3CK1/AIN3	数字输入输出	MCU 通用 IO 口，可复用为定时器外部时钟输入、ADC
25	PA4/T16N3OUT0/AIN4/LVDIN	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、ADC、低压检测端口
26	PA5/T16N3OUT1/AIN5	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、ADC
27	PA6/T16N2CK0/AIN6	数字输入输出	MCU 通用 IO 口，可复用为定时器外部时钟输入、ADC
28	PA7/T16N2CK1/AIN7	数字输入输出	MCU 通用 IO 口，可复用为定时器外部时钟输入、ADC
29	PA8/T16N2OUT0/RX1/AIN8	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、UART、ADC
30	PA9/T16N2OUT1/TX1	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、UART、ADC
31	PA10/VREFP/SEG26	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、ADC 的外部参考电压输入
32	LOSC0	数字输入输出	MCU 的 32.768KHz 晶体振荡器端口
33	LOSC1	数字输入输出	MCU 的 32.768KHz 晶体振荡器端口
34	VDD	电源输入	MCU 数字电源输入
35	VR30	数字输入输出	MCU 内部 LDO 输出 3.0V，需外接滤波电容

管脚编号	管脚名称	管脚功能	管脚说明
36	MRSTN	数字输入输出	MCU 主复位，低电平有效
37	PA14/ISDA	数字输入输出	MCU 通用 IO 口，可复用为编程/调试串行数据端口
38	PA15/ISCK	数字输入输出	MCU 通用 IO 口，可复用为编程/调试串行时钟端口
39	PA16/T32N1OUT0/AIN10	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、ADC
40	PA17/T32N1OUT1/RTCO/SYSCCLKO	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、RTC 时钟输出、系统时钟输出
41	PB3	数字输入输出	MCU 通用 IO 口
42	PB4	数字输入输出	MCU 通用 IO 口
43	PB5	数字输入输出	MCU 通用 IO 口
44	PB6/RX0	数字输入输出	MCU 通用 IO 口，可复用为 UART
45	PB7/TX0	数字输入输出	MCU 通用 IO 口，可复用为 UART
46	PB10/T32N2OUT0	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出
47	PB11/T32N2OUT1	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出
48	PC6/E0TX0/E0CK0	数字输入输出	MCU 通用 IO 口，可复用为 EUART
49	PC7/E0RX0/E0IO0	数字输入输出	MCU 通用 IO 口，可复用为 EUART
50	PB14/T16N0OUT0/SCL	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、I2C 时钟
51	PB15/T16N0OUT1/SDA	数字输入输出	MCU 通用 IO 口，可复用为 PWM 输出、I2C 数据
52	PB16/HOSC0/RX2	数字输入输出	MCU 通用 IO 口，可复用为外接晶振端口、UART
53	PB17/HOSC1/TX2	数字输入输出	MCU 通用 IO 口，可复用为外接晶振端口、UART
54	NC	未连	内部未接管脚，必须悬空
55	XTALP	模拟输入	RF 收发器外接晶振的输入端
56	XTALN	模拟输出	RF 收发器外接晶振的输出端
EP	GND	地线	芯片底部中央的 PAD 必须接地，包括 RF 和数字地，建议 PCB 设计时在接地 PAD 上均匀放置多个过孔，保证良好的接地

表 1-1 管脚说明表

1.4.2 MCU复用管脚对照

1.4.2.1 PA管脚复用

PIN NAME	FUN0(D)	FUN1(D)	FUN2(D)	FUN3(A)
PA0	PA0	—	RX0	AIN0
PA1	PA1	—	TX0	AIN1
PA2	PA2	T16N3CK0/T16N3IN0	—	AIN2
PA3	PA3	T16N3CK1/T16N3IN1	—	AIN3
PA4	PA4/ISDA	T16N3OUT0	—	AIN4/LVDIN
PA5	PA5/ISCK	T16N3OUT1	—	AIN5
PA6	PA6	T16N2CK0/T16N2IN0	—	AIN6
PA7	PA7	T16N2CK1/T16N2IN1	—	AIN7
PA8	PA8	T16N2OUT0	RX1	AIN8
PA9	PA9	T16N2OUT1	TX1	—
PA10	PA10	—	—	VREFP
PA11**	PA11	—	—	IRFP
PA12**	PA12	T32N1CK0/T32N1IN0	RX2	AIN9
PA13**	PA13	T32N1CK1/T32N1IN1	TX2	—
PA14	PA14/ISDA	—	—	—
PA15	PA15/ISCK	—	—	—
PA16	PA16	T32N1OUT0	—	AIN10
PA17	PA17	T32N1OUT1	RTCO/SYSCLK	—
PA18**	PA18	—	—	—
PA19**	PA19	T32N0OUT1	—	—
PA20**	PA20	T16N1CK0/T16N1IN0	—	—
PA21**	PA21	T16N1CK1/T16N1IN1	—	—
PA22	PA22	T16N1OUT0	—	—
PA23**	PA23	T16N1OUT1	—	—

PIN NAME	FUN0(D)	FUN1(D)	FUN2(D)	FUN3(A)
PA24**	PA24	SCL	■	■
PA25**	PA25	SDA	RX3	■
PA26**	PA26	T32N0CK0/T32N0IN0	TX3	■
PA27**	PA27	T32N0CK1/T32N0IN1	E0TX0/E0CK0	■
PA28**	PA28	T32N0OUT0	E0RX0/E0IO0	■
PA29**	PA29	■	E0RX1/E0IO1	■
PA30	PA30	E0TX1/E0CK1	SCL	—
PA31	PA31	—	SDA	—

表 1-2 PA 复用管脚对照表

- 注 1: FUNx(D)表示数字端口; FUNx(A)表示模拟端口。
 注 2: 加**号的 PA11~PA13、PA18~PA21、PA23~PA29 是内部悬空管脚, 必须设置为 GPIO, 并输出低电平。
 注 3: 加灰的表示禁止的功能。
 注 4: 所有 PA 端口都可软件配置为外部中断端口
 注 5: 支持两组编程调试端口, 可配置芯片配置字选择其中一组作为调试端口。

1.4.2.2 PB管脚复用

PIN NAME	FUN0(D)	FUN1(D)	FUN2(D)	FUN3(A)
PB0**	PB0	■	■	■
PB1**	PB1	■	■	■
PB2**	PB2	■	■	■
PB3	PB3	—	—	—
PB4	PB4	—	—	—
PB5	PB5	—	—	—
PB6	PB6	—	RX0	—
PB7	PB7	—	TX0	—
PB8**	PB8	T32N2CK0/T32N2IN0	■	■

PIN NAME	FUN0(D)	FUN1(D)	FUN2(D)	FUN3(A)
PB9**	PB9	T32N2CK1/T32N2IN1	—	—
PB10	PB10	T32N2OUT0	—	—
PB11	PB11	T32N2OUT1	—	—
PB12**	PB12	T16N0CK0	RX1	—
PB13**	PB13	T16N0CK1	TX1	—
PB14	PB14	T16N0OUT0	SCL	—
PB15	PB15	T16N0OUT1	SDA	—
PB16	PB16/HOSC0	—	RX2	—
PB17	PB17/HOSC1	—	TX2	—
PB18*	PB18	—	—	—
PB19*	PB19	—	—	—
PB20*	PB20	SCK	—	—
PB21**	PB21	NSS	—	—
PB22*	PB22	SDI	RX3	—
PB23*	PB23	SDO	TX3	—

注 1: FUNx(D)表示数字端口; FUNx(A)表示模拟端口。

注 2: 加*号的 PB18、PB19~20、PB22~PB23 是内部连接管脚, 必须严格按照要求设置, 具体设置方法参考表 1-3。

注 3: 加**号的 PB0~PB2、PB8~PB9、PB12~PB13、PB21 是内部悬空管脚, 必须设置为 GPIO, 并输出低电平

注 4: 加灰的表示禁止的功能。

1.4.2.3 PC管脚复用

PC 端口	FUN0(D)	FUN1(D)	FUN2(D)	FUN3(A)
PC0**	PC0	—	TX0	—
PC1**	PC1	—	RX0	—
PC2**	PC2	E1TX1/E1CK1	—	—
PC3**	PC3	E1RX1/E1IO1	—	—
PC4**	PC4	—	TX2	—
PC5**	PC5	—	RX2	—
PC6	PC6	E0TX0/E0CK0	—	—

PC 端口	FUN0(D)	FUN1(D)	FUN2(D)	FUN3(A)
PC7	PC7	E0RX0/E0IO0	—	—
PC8**	PC8	—	TX1	—
PC9**	PC9	—	RX1	—
PC10**	PC10	SCL	—	—
PC11**	PC11	SDA	—	—
PC12**	PC12	E1TX0/E1CK0	E0TX1/E0CK1	—
PC13**	PC13	—	TX3	—
PC14**	PC14	—	RX3	—
PC15**	PC15	E0RX1/E0IO1	E1RX0/E1IO0	—

注 1: 复用功能 FUN 的类型: (D)表示复用为数字端口, (A)表示复用为模拟端口。

注 3: 加**号的 PC0~PC5、PC8~PC15 是内部悬空管脚, 必须设置为 GPIO, 并输出低电平

注 4: 加灰的表示禁止的功能。

1.4.3 内部连线

MCU 和 RF 收发器的数字接口是直接内部连接的, 二者连接关系如下表所示:

序号	RF 收发器(I/O)	MCU(I/O)	说明
1	CSN(I)	PB19(O)	RF 收发器 SPI 的片选输入(低有效), 内部与 MCU 的 PB19 相连, PB19 必须设置为 GPIO (即 FUN0) 输出口
2	SCK(I)	PB20 (O)	RF 收发器 SPI 的时钟输入, 内部与 MCU 的 PB20 相连, PB20 必须设置为 SPI0 时钟功能, 即 SCK (FUN1)
3	SDI(I)	PB23(O)	RF 收发器 SPI 的输入, 内部与 MCU 的 PB23 相连, PB23 必须设置为 SPI0 的数据输出功能, 即 SDO (FUN1)
4	SDO(O)	PB22(I)	RF 收发器 SPI 的输出, 内部与 MCU 的 PB22 相连, PB22 必须设置为 SPI0 的数据输入功能, 即 SDI (FUN1)
5	IRQ(O)	PB18 (I)	RF 收发器中断输出(极性可配, 默认低电平有效), 内部与 MCU 的 PB18 相连, PB18 必须设置为 GPIO(即 FUN0) 输入, 并建议使能中断 PINT2。

表 1-3 内部连线

1.4.4 MCU内部悬空脚注意事项

需要注意 MCU 内部悬空脚在初始化编程时,应该设置为输出低电平,以保证芯片的正常工作。

悬空脚的状态请按照下表来设置:

序号	悬空管脚名	设置状态
1	PA11~PA13	必须设置为 GPIO, 即 FUN0, 并输出低电平
2	PA18~PA21	必须设置为 GPIO, 即 FUN0, 并输出低电平
3	PA23~PA29	必须设置为 GPIO, 即 FUN0, 并输出低电平
4	PB0~PB2	必须设置为 GPIO, 即 FUN0, 并输出低电平
5	PB8~PB9	必须设置为 GPIO, 即 FUN0, 并输出低电平
6	PB12~PB13	必须设置为 GPIO, 即 FUN0, 并输出低电平
7	PB21	必须设置为 GPIO, 即 FUN0, 并输出低电平
8	PC0~PC5	必须设置为 GPIO, 即 FUN0, 并输出低电平
9	PC8~PC15	必须设置为 GPIO, 即 FUN0, 并输出低电平

表 1-4 芯片悬空管脚设置说明表

第 2 章 MCU—系统控制及操作特性

2.1 系统控制保护

2.1.1 概述

由于系统控制寄存器的访问操作会影响整个芯片的运行状态，为避免误操作导致芯片运行不正常，芯片提供系统设置保护寄存器。修改系统控制单元前，必须先关闭写保护，操作完成后应当重新使能写保护，使芯片安全运行。

寄存器列表和基址参见：3.4.2 系统控制单元（SCU）寄存器列表。

2.1.2 特殊功能寄存器

系统设置保护寄存器（SCU_PROT）

偏移地址：00H

复位值：00000000_00000000_00000000_00000001_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															PORT

—	bit31-1	W	写 0x55AA6996 时，位 PROT 为 0； 写其它值时位 PROT 为 1
PROT	bit0	R	SCU 写保护位 0：写保护关闭 1：写保护使能

注 1：只有以字方式对 SCU_PROT 寄存器写入 0x55AA6996 才能关闭写保护，其他任何对 SCU_PROT 寄存器的写操作都将使能写保护功能。

注 2：SCU_PROT 保护的寄存器为 SCU_NMIC, SCU_PWRC, SCU_LVDC, SCU_PCLKEN0, SCU_PCLKEN1, SCU_SCLKEN0, SCU_SCLKEN1, SCU_TBLRMEN, SCU_TBLOFFS。

2.2 系统电源

2.2.1 结构框图




图 2-1 系统电源结构框图

2.2.2 芯片供电电源

芯片由 VDD 输入供电。VDD 输入电气特性请参考 20.1 MCU 电气特性。

2.2.3 芯片内部 3.0V 稳压输出 VR30

芯片内部 ADC 采用内部 3.0V LDO VR30 供电，为保证内部 LDO 输出的稳定，在系统应用时应通过 VR30 端口外接 LDO 稳压电容，外部稳压电容值推荐选用 0.01 μ F。

VR30 仅用于芯片内部电路模块供电，请勿用于芯片外部电路供电。

2.2.4 特殊功能寄存器

VR 控制寄存器 (SCU_VRCON)

偏移地址: 50_H

复位值: 00000000_00000000_00000001_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留							VR15_ HEN	保留				VR36_ EN	保留		VR30_ EN

-	bit31-9	-	-
VR15_HEN	bit8	R/W	VR15 高功耗模式电流增加 100 μA 控制位 0: 禁止 1: 使能
-	bit7-5	-	-
VR36_EN	Bit4		VR36 输出使能位 0: 禁止(VR36 输出配置禁止后, 3.6V LDO 关闭, 不产生电流消耗, 3.6V LDO 输出短接至 VDD 5V 电源) 1: 使能
-	bit3-1	-	-
VR30_EN	bit0	R/W	VR30 输出使能位 0: 禁止(VR30 输出配置禁止后, 3.0V LDO 关闭, 不产生电流消耗, 3.0V LDO 输出短接至 VDD 5V 电源) 1: 使能

注: 对 SCU_VRCON 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

2.3 系统复位

2.3.1 概述

- ◆ 支持 POR 上电复位
- ◆ 支持 BOR 低电压监测复位
- ◆ 支持 MRSTN 外部端口复位
- ◆ 支持 WDT 看门狗溢出复位
- ◆ 支持 Cortex-M0 调试接口软件复位

2.3.2 结构框图




图 2-2 系统复位电路结构框图

2.3.3 复位时序图




图 2-3 上电复位时序示意图




图 2-4 掉电复位时序示意图

通过配置字控制位 PWRTEB，可选择是否屏蔽 72ms 上电等待时间。

通过配置字控制位 BORV<1:0>, 可选择掉电复位电压。

2.3.4 外部复位MRSTN参考




图 2-5 MRSTN 复位参考电路图 1

注：采用 RC 复位，其中 $47K\Omega \leq R1 \leq 100K\Omega$ ，电容 $C1 = (0.1\mu F)$ ，在有外部烧录口的应用系统中，需要串接 R2 作为限流电阻， $0.1K\Omega \leq R2 \leq 1K\Omega$ 。




图 2-6 MRSTN 复位参考电路图 2

注：采用 PNP 三极管复位，通过 R1 和 R2 分压作为基极输入，发射极接 VDD，集电极一路通过 R3 (20KΩ) 接地，另一路通过 R4 ($47K\Omega \leq R4 \leq 100K\Omega$) 和 C1 (0.1μF) 接地，C1 另一端作为 MRSTN 输入，当 VDD 为 3.3v 时，建议 R1 为 4.7KΩ，R2 为 8KΩ；在有外部烧录口的应用系统中，需要串接 R5 作为限流电阻， $0.1K\Omega \leq R5 \leq 1K\Omega$ 。

2.3.5 特殊功能寄存器

复位状态寄存器 (SCU_PWRC)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_0000X111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								POR_	SOFT_	MRSTF	WDTRS	BORF	PORF	PORRCF	PORVF
								LOST	RSTF		TF				
—		bit31-8		—		—									
POR_LOST		bit7		R/W		POR 丢失标志位 0: 无 POR 丢失 1: 有 POR 丢失									
SOFT_RSTF		bit6		R/W		软件复位标志位 0: 无软件复位 1: 有软件复位									
MRSTF		bit5		R/W		MRSTN 复位标志位 0: 无 MRSTN 复位 1: 有 MRSTN 复位									
WDTRSTF		bit4		R/W		WDT 复位标志位 0: 无 WDT 复位 1: 有 WDT 复位									
BORF		bit3		R/W		BOR 复位标志位 0: 无 BOR 复位 1: 有 BOR 复位									
PORF		bit2		R/W		POR 总复位标志位 0: 无 POR 复位 (5V 或 1.5V) 1: 有 POR 复位 (5V 或 1.5V)									
PORRCF		bit1		R/W		1.5V POR 复位标志位 0: 无 1.5V POR 复位 1: 有 1.5V POR 复位									
PORVF		bit0		R/W		5V POR 复位标志位 0: 无 5V POR 复位 1: 有 5V POR 复位									

注: 对 SCU_PWRC 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。为避免误操作关键控制位信息, 建议采用“字节”写方式操作 SCU_PWRC 寄存器, 且 bit7~bit0 只支持写“0”清除。

2.4 低电压监测 (LVD)

2.4.1 概述

芯片内置 LVD 低电压监测模块。LVD 模块监测 VDD 或 LVDIN 模拟通道，监测 VDD 电压时阈值可选，监测 LVDIN 电压时阈值固定为 1.25V。触发条件可选择掉电触发或上电触发，触发后产生 LVD 中断标志，当 LVD 中断使能开启时产生 LVD 中断请求。在睡眠模式下此中断可唤醒芯片。

2.4.2 特殊功能寄存器

低电压监测控制寄存器 (SCU_LVDC)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LVDO	保留	LVDIFS<2:0>			LVDIE	LVDIF	LVDVS<3:0>			保留	LVD_FLTEN	LV DEN			

—	bit31-16	—	—
LVDO	bit15	R	LVD 输出状态位 0: 被监测电压高于电压阈值 1: 被监测电压低于电压阈值
—	bit14-13	—	—
LVDIFS<2:0>	bit12-10	R/W	LVD 中断标志产生模式选择位 000: LVD 输出状态位 (LVDO) 上升沿产生中断 001: LVD 输出状态位 (LVDO) 下降沿产生中断 010: LVD 输出状态位 (LVDO) 高电平产生中断 011: LVD 输出状态位 (LVDO) 低电平产生中断 1xx: LVD 输出状态位 (LVDO) 变化 (上升或下降沿) 产生中断
LVDIE	bit9	R/W	LVD 中断使能位 0: 禁止 1: 使能
LVDIF	bit8	R/W	LVD 中断标志位 0: 未发生 LVD 触发事件 1: 发生 LVD 触发事件 边沿模式产生中断标志时，可以写 1 清除标志； 电平模式产生中断标志时，该标志只读，触发电平消失后，中断标志自动清零。
LVDVS<3:0>	bit7-4	R/W	LVD 触发电压 (电压为设计值) 0000: 2.4V 0001: 2.6V

			0010: 2.8V 0011: 3.0V 0100: 3.2V 0101: 3.4V 0110: 3.7V 0111: 3.9V 1000: 4.1V 1001: 4.3V 1010: 4.6V 1011: 4.8V 1100: 5.0V 1101: 5.2V 111x: 监测 LVDIN, 阈值电压 1.25V
—	bit3-2	—	—
LVD_FLTEN	bit1	R/W	LVD 滤波使能位 0: 禁止 1: 使能
LV DEN	bit0	R/W	LVD 使能位 0: 禁止 1: 使能

注 1: 对 SCU_LVDC 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

注 2: 对 LVD 滤波使能位 LVD_FLTEN, 需根据实际芯片的工作电源和环境, 及应用系统的具体要求进行设置, 当 LVD 滤波使能时, 会滤除短暂的电源电压抖动, 但也会降低 LVD 电路对电源波动的反应敏感度。

2.5 系统低功耗操作模式

2.5.1 概述

配置外设时钟控制寄存器 SCU_PCLKEN0 和 SCU_PCLKEN1，可分别关闭芯片各个外设功能模块电路的时钟，使该部分电路功耗降到最低。

通过 WFI 指令，可使芯片进入休眠状态，配置 SCR 寄存器的 SLEEPDEEP 位，可选择休眠状态为睡眠模式或深度睡眠模式。

芯片进入休眠状态后，所有 I/O 端口将保持进入休眠前的状态。为了降低功耗，所有 I/O 端口都应保持为高电平或低电平，同时避免输入端口悬空而产生漏电流，可通过弱上拉或下拉将悬空的输入端口固定为高电平或低电平。

芯片进入休眠状态后，时钟工作状态参考下表：

时钟	睡眠模式	深度睡眠模式
LOSC	工作（当配置字 CFG_WORD0 的 LOSCEN 位使能时）	工作（当配置字 CFG_WORD0 的 LOSCEN 位使能时）
HOSC	工作（若使能）	关闭
HRC	工作（若使能）	关闭
LRC	工作（若使能）	工作

表 2-1 低功耗模式时钟状态列表

注：LOSC 运行状态由配置字 CFG_WORD0 的 LOSCEN（LOSC 使能/禁止位）来决定，当该位使能时 LOSC 工作，当该位禁止时 LOSC 不工作。

2.5.2 睡眠模式

在睡眠模式下，芯片内核时钟停止，指令停止运行。可通过复位或中断唤醒睡眠模式。

芯片进入睡眠模式的步骤如下：

- 1) 配置休眠状态选择位 SLEEPDEEP=0；
- 2) 运行等待中断（WFI）指令，进入睡眠模式。

在睡眠模式下外设功能模块继续运行，并可能产生中断使内核处理器恢复运行。睡眠模式下不访问存储器系统，相关控制器和内部总线。

在睡眠模式下，内核处理器的状态和寄存器，外设寄存器和内部 SRAM 的值都会保持，端口的逻辑电平也会保持睡眠前的状态。

2.5.3 深度睡眠模式

在深度睡眠模式下，芯片内核时钟停止，指令停止运行，系统主时钟振荡器停止工作（LOSC 和 LRC 除外）。可通过复位或中断唤醒深度睡眠模式。

芯片进入深度睡眠模式的步骤如下：

- 1) 配置休眠状态选择位 SLEEPDEEP=1；

2) 运行等待中断 (WFI) 指令, 进入深度睡眠模式。

在深度睡眠模式下, 外设功能模块 (除支持深度睡眠唤醒模块外) 都停止工作。深度睡眠模式下不访问存储器系统, 相关控制器和内部总线。

在深度睡眠模式下, 内核处理器的状态和寄存器, 外设寄存器和内部 SRAM 的值都会保持, 端口的逻辑电平也会保持深度睡眠前的状态。

2.5.4 唤醒方式

芯片可通过以下事件从休眠状态唤醒, 并执行下一条指令或进入中断处理程序。如果是中断唤醒且该中断已使能, 则唤醒后立即进入中断处理程序, 否则执行休眠时的下一条指令。

◆ 睡眠模式唤醒:

- ◇ 所有中断均可以唤醒睡眠模式
- ◇ 芯片复位唤醒睡眠模式

◆ 深度睡眠模式唤醒:

- ◇ 外部端口中断 PINTx 可以唤醒深度睡眠模式
- ◇ RTC 中断唤醒深度睡眠模式
- ◇ WDT 中断唤醒深度睡眠模式
- ◇ ADC 中断唤醒深度睡眠模式 (工作于 LRC 时钟源)
- ◇ LVD 中断唤醒深度睡眠模式
- ◇ 芯片复位唤醒深度睡眠模式

2.5.5 唤醒时间

芯片从睡眠模式唤醒, 无等待时间, 直接进入正常运行模式。

芯片从深度睡眠模式唤醒, 在系统时钟振荡器起振后, 还需要等待一段时间, 时钟振荡器稳定工作后, 才会进入正常运行模式, 该等待时间与芯片主系统时钟源相关:

- 1) 主系统时钟源为 HRC 时, 等待时间为 2048 个 HRC 时钟周期;
- 2) 主系统时钟源为 PLLCLK 时, 在 PLL 锁频稳定后, 等待时间为 256 个 PLL 时钟周期;
- 3) 主系统时钟源为 HOSC 时, 等待时间由 HOSC 振荡器稳定时间选择位 HOSC_TS 进行设置;
- 4) 主系统时钟源为 LRC 或 LOSC 时, 无等待时间。

2.5.6 FLASH存储器等待功能

FLASH 存储器的访问频率对芯片功耗影响较大, 降低其访问频率, 可降低芯片功耗。可以通过降低系统时钟频率来降低 FLASH 存储器的访问频率, 但这同时也会降低芯片外设模块的工作速率。

芯片支持增加 FLASH 存储器等待时间的设置, 在不降低系统时钟频率的前提下, 降低 FLASH 存储器取指令或数据的频率, 从而降低整体芯片功耗。配置 SCU_FLASHW<3:0>, 可设定 FLASH 访问的等待时间。

2.5.7 特殊功能寄存器

FLASH 访问等待时间寄存器 (SCU_FLASHW)

偏移地址: 20_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												ACCT<3:0>			

—	bit31-4	—	—
ACCT<3:0>	bit3-0	R/W	FLASH 读取访问等待时间设置位 0: 2T _{CLK} 完成 FLASH 读取 1: 3T _{CLK} 2: 4T _{CLK} ... F: 17T _{CLK}

注 1: 对 SCU_FLASHW 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

注 2: T_{CLK} 时钟周期与芯片系统时钟周期相同。

2.6 系统时钟

2.6.1 时钟源概述

- ◆ **LOSC**: 32.768KHz 晶体振荡器（支持外部 32.768KHz 时钟输入）作为 RTC 时钟源（匹配电容内置），可配置为系统时钟源
- ◆ **HOSC**: 1~4MHz 晶体振荡器（XT 模式）或 8~20MHz 晶体振荡器（HS 模式），支持外部时钟输入，可配置为系统时钟源
- ◆ **HRC**: 内部 16MHz RC 时钟振荡器可配置为系统时钟源，出厂校准精度±1%（32.768KHz 晶体振荡器工作时，支持实时调校，确保全工作范围时钟精度）
- ◆ **LRC**: 内部 32KHz RC 时钟振荡器用于 WDT 时钟源，可配置为系统时钟源
- ◆ **PLL**: 内部集成锁相环电路 PLL，倍频时钟源可选择外部 4MHz、LOSC、内部 4MHz（HRC/4）或 LRC 时钟源。当选择时钟源为 LOSC 或 LRC 时，倍频至约 33.55MHz（ $32.768\text{KHz} \times 1024 = 33.554432\text{MHz}$ ）；当选择时钟源为外部或内部 4MHz 时，倍频至 32MHz（ $4\text{MHz} \times 8 = 32\text{MHz}$ ）时钟输出。

2.6.2 结构框图




图 2-7 系统时钟电路结构框图

2.6.3 时钟源

LOSC

通过 LOSC0 和 LOSC1 端口外接 32.768 KHz 晶振，作为 LOSC 振荡器。芯片内置晶振匹配电容，用户无需外接匹配电容，但需要外接反馈电阻。

LOSC 可用于实时时钟 RTC 模块、ADC 模块和 WDT 模块的时钟源，也可配置作为芯片的主系统时钟源。

LOSC 振荡器电路示意图如下：




图 2-8 LOSC 振荡器电路示意图

注：电阻 Rf 推荐取值为 10MΩ。

HOSC

芯片配置字控制位 HOSCM=00 时，选择外部时钟振荡器 HS 模式，此时 PB16 和 PB17 端口被强制用作 HOSC0 和 HOSC1 晶振端口。通过 HOSC0 和 HOSC1 端口外接 8M~20MHz 晶振，作为 HOSC 振荡器，需外接匹配电容。

芯片配置字控制位 HOSCM=01 时，选择外部时钟振荡器 XT 模式，此时 PB16 和 PB17 端口被强制用作 HOSC0 和 HOSC1 晶振端口。通过 HOSC0 和 HOSC1 端口外接 1M~4MHz 晶振，作为 HOSC 振荡器，需外接匹配电容。

芯片配置字控制位 HOSCM=10 时，可从 HOSC0 端口输入外部时钟，HOSC1 端口用作普通 I/O 端口。

芯片配置字控制位 HOSCM=11 时，HOSC0 和 HOSC1 都用作普通 I/O 端口。

HOSC 可配置作为芯片的主系统时钟源。

HOSC 振荡器电路示意图如下：




图 2-9 HOSC 振荡器电路示意图

注：电阻 Rs 为可选配置。

Osc Type	晶振频率	C1*	C2*
XT	1MHz	15 ~ 33pF	15 ~ 33pF
	2MHz		
	4MHz		
HS	8MHz	15pF	15pF
	16MHz		
	20MHz		

表 2-1 晶体振荡器电容参数参考表

HRC

芯片内置 16MHz RC 时钟振荡器，出厂校准精度±1%（VDD=5V，温度 25℃）。

当外部 RTC 时钟振荡器 LOSC 工作时，可通过配置字控制位 HRCCEB，使能 HRC 实时调校功能，调校精度±1%（精度与 LOSC 振荡器自身的精度有关）。

LRC

芯片内置 32KHz RC 时钟振荡器，用作 WDT 计数时钟源，也可配置作为主系统时钟源。

PLL

当 PLL 时钟源选择为 LOSC 或 LRC 时，倍频至约 33.55MHz（ $32.768\text{KHz} \times 1024 = 33.554432\text{MHz}$ ）；当选择时钟源为外部或内部 4MHz 时，倍频至 32MHz（ $4\text{MHz} \times 8 = 32\text{MHz}$ ）时钟输出。通过寄存器位 PLL_SSE<2:0>可配置 PLL 时钟源，通过寄存器位 SYSCLK_SSE<2:0>可配置 PLL 输出时钟作为主系统时钟。

2.6.4 系统时钟源切换

芯片上电复位后，HRC 默认作为系统时钟源。配置 SYSCLK_SSE<2:0>，可切换系统时钟源，芯片内置时钟无缝切换电路，保证时钟切换稳定。但无缝切换电路会对时钟切换产生一定周期的切换延迟，SYSCLK_CHG 标志位为 1 表示系统时钟正在切换中，建议用户此时不要更改系统时钟切换选择位 SYSCLK_SSE<2:0>；SYSCLK_CHG 标志位为 0 表示上一次系统时钟切换完成。

芯片初始化时，必须进行系统时钟源切换。

为保证系统工作稳定，芯片对系统时钟的切换有保护机制。即当选择切换的目标时钟源处于工作异常或不稳定状态时，即使时钟切换完成，当前采用的时钟源有可能仍与切换目标不一致，即本次时钟切换不成功。在切换完成后，可通过状态位 SYSCLK_SST 查询当前工作状态下所采用的系统时钟源，以判断时钟切换是否成功。

用户每次写 SYSCLK_SSE<2:0>位（包括不改变原有值）都会触发一次时钟切换动作。

2.6.5 系统时钟分频

系统时钟支持一个最大分频比为 1:128 的后分频器。

后分频器本身不可读写，配置系统时钟切换选择位 SYSCLK_SSE<2:0>后，后分频器计数自动清零，但不影响分频比设置。

2.6.6 外设模块时钟配置

芯片各外设功能模块的工作时钟源，可以通过外设时钟控制寄存器 SCU_PCLKEN0 和 SCU_PCLKEN1 的各控制位使能或关闭，从而最大限度降低芯片功耗。

在写入和读取外设模块的特殊功能寄存器时，需软件使能对应外设模块的时钟，否则无法访问外设模块的特殊功能寄存器。

2.6.7 特殊功能寄存器

系统时钟控制寄存器 (SCU_SCLKEN0)

偏移地址: 40_H

复位值: 00000001_00000011_00100000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留					LRC_ON	LRC_EN	保留					HRC_WAIT_SEL	HRC_ON	HRC_EN	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	SYSCLK_CHG	SYS_CLKOE	保留	SYSCLK_DIV<2:0>			保留	SYSCLK_SST<2:0>	保留	SYSCLK_SSE<2:0>					

—	bit31-26	—	—
LRC_ON	bit25	R	LRC 振荡器工作标志位 0: 关闭状态 1: 工作状态
LRC_EN	bit24	R/W	LRC 振荡器使能位 (配置字 WDTEN 为 0 时有效) 0: 禁止 1: 使能
—	bit23-20	—	—
HRC_WAIT_SEL<1:0>	bit19-18	R/W	HRC 调校间隔时间设置位 00: 8 个 RTC 时钟周期 01: 32 个 RTC 时钟周期 10: 128 个 RTC 时钟周期 11: 512 个 RTC 时钟周期
HRC_ON	bit17	R	HRC 振荡器工作标志位 0: 关闭状态 1: 开启状态
HRC_EN	bit16	R/W	HRC 振荡器使能位 0: 禁止 1: 使能
—	bit15-14	—	—
SYSCLK_CHG	bit13	R	系统时钟切换标志位 0: 切换完成 1: 切换进行中
SYSCLKOE	bit12	R/W	系统时钟 128 分频输出使能位 0: 禁止 1: 使能 (通过 SYSCLK0 端口输出)
—	bit11	R/W	—
SYSCLK_DIV<2:0>	bit10-8	R/W	系统时钟后分频选择位 000: 1:1 001: 1:2

			010: 1:4 011: 1:8 100: 1:16 101: 1:32 110: 1:64 111: 1:128
—	bit7	—	—
SYSCLK_SST<2:0>	bit6-4	R	系统时钟源标志位 000: HRC 001: LRC 010: HOSC 011: PLLCLK 100: LOSC 101~111: 保留
—	bit3	—	—
SYSCLK_SSE<2:0>	bit2-0	R/W	系统时钟切换选择位 000: HRC (内部 16MHz RC 时钟) 001: LRC (内部 32KHz RC 时钟) 010: HOSC (外部 2M~20MHz 主时钟) 011: PLLCLK 100: LOSC (外部 32.768KHz RTC 时钟) 101~111: 保留

注：对 SCU_SCLKEN0 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

系统时钟设置寄存器 (SCU_SCLKEN1)

偏移地址：44_H

复位值：00000000_00000000_10000000_00000100_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留				WDT32K_	LCD32K_	ADC32K_	PLL_	PLL_	PLL_UL	PLL_	PLL_	PLL_	PLL_	PLL_	PLL_
				SEL	SEL	SEL	LOCK	SSE<2:0>	OCK_	OCK_	OCK_	RDY	RDY	EN	EN
												SET<1:0>			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOSC_	LOSC_	保留										HOSC_	HOSC_	HOSC_	
LPEN	RDY											TS<1:0>	RDY	EN	

—	bit31-27	—	—
WDT32K_SEL	bit26	R/W	WDT 32K 时钟选择位 0: LRC 1: LOSC

LCD32K_SEL	bit25	R/W	LCD 32K 时钟选择位 0: LRC 1: LOSC
ADC32K_SEL	bit24	R/W	ADC 32K 时钟选择位 0: LRC 1: LOSC
PLL_LOCK	bit23	R	PLL 锁频标志 0: PLL 失锁 1: 锁频信号稳定
PLL_SSE<2:0>	bit22-20	R/W	PLL 时钟源选择 (PLL_EN 为 0 时可写) 000: LRC(内部 32KHz) 001: LOSC(外部 32KHz) 010: 保留 011: 保留 100: HRC/4 (内部 4MHz) 101: HOSC/4 (外接 16MHz 晶振) 110: HOSC (外接 4MHz 晶振) 111: 保留
PLL_ULOCK_SET<1:0>	bit19-18	R/W	PLL 作为系统时钟时失锁处理 00: 禁止, 无任何处理 01: PLL 时钟门控禁止, 无系统时钟, 等重新锁频后, 提供时钟 10: 系统时钟切换成 HRC 11: 系统时钟切换成 HRC, PLL 锁频后自动切回
PLL_RDY	bit17	R	PLL 稳定标志 0: 不稳定 1: 稳定
PLL_EN	bit16	R/W	PLL 使能 0: 禁止 1: 使能
LOSC_LPEN	bit15	R/W	LOSC 低功耗模式 0: 禁止 1: 使能
LOSC_RDY	bit14	R	LOSC 振荡器稳定标志位 0: 不稳定 1: 稳定
—	bit13-4	—	—
HOSC_TS<1:0>	bit3-2	R/W	HOSC 振荡器稳定时间选择位 (HOSC_EN=0 时可写) 00: 512 个外部时钟周期 01: 1024 个外部时钟周期 10: 2048 个外部时钟周期

			11: 保留
HOSC_RDY	bit1	R	HOSC 振荡器稳定标志位 0: 不稳定 1: 稳定
HOSC_EN	bit0	R/W	HOSC 振荡器使能位 0: 禁止 1: 使能 (HOSC 振荡器配置为 HS 或 XT 模式时有效)

- 注 1: 对 SCU_SCLKEN1 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。
- 注 2: 在时钟管脚无外接晶振或存在外部干扰的情况下, 外部时钟振荡器稳定标志位 HOSC_RDY 可能会被误置 1。
- 注 3: PLL_RDY/PLL_LOCK 作为 PLL 的锁频标志信号, 仅供应用参考, 在高可靠应用中, 为防止 PLL 锁频标志信号失效而无法退出等待状态, 需要在等待 PLL 锁频标志信号的同时设定等待溢出时间, 建议设置等待溢出时间为 10ms, 在等待溢出时间到达时, 如仍未检测到 PLL 锁频标志信号置起, 则退出等待状态, 此时 PLL 已实际锁频稳定。
- 注 4: 加灰的位不可用

外设时钟控制寄存器 0 (SCU_PCLKEN0)

偏移地址: 48_H

复位值: 00000000_00000000_00000000_10000011_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								WDT	LCDC	RTC	ADC	保留	IAP	GPIO	SCU

—	bit31-8	—	—
WDT	bit7	R/W	WDT 时钟使能位 0: 禁止 1: 使能
LCDC	bit6	R/W	LCDC 时钟使能位 0: 禁止 1: 使能
RTC	bit5	R/W	RTC 时钟使能位 0: 禁止 1: 使能
ADC	bit4	R/W	ADC 时钟使能位 0: 禁止 1: 使能
—	bit3	—	—
IAP	bit2	R/W	FLASH_IAP 时钟使能位 0: 禁止 1: 使能

GPIO	bit1	R/W	GPIO 时钟使能位 0: 禁止 1: 使能
SCU	bit0	R	SCU 时钟使能位 读取该位始终为 1

注 1: 对 SCU_PCLKEN0 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。
 注 2: WDT 时钟使能位 WDT=0 时, 对 WDT 模块的寄存器读写操作被禁止, 但 WDT 计数器仍保持工作状态, 看门狗定时器功能仍有效。
 注 3: 加灰的位不可用, 应该设置为禁止。

外设时钟控制寄存器 1 (SCU_PCLKEN1)

偏移地址: 4C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	I2C	保留	保留	保留	SPI	保留	保留	保留	保留	EUART1	EUART0	UART3	UART2	UART1	UART0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	保留	保留	保留	保留	保留	保留	T32N2	T32N1	T32N0	保留	保留	T16N3	T16N2	T16N1	T16N0

—	bit31-29	—	—
I2C	bit28	R/W	I2C 时钟使能位 0: 禁止 1: 使能
—	bit27-25	—	—
SPI	bit24	R/W	SPI 时钟使能位 0: 禁止 1: 使能
—	bit23-22	—	—
EUART1	bit21	R/W	EUART1 时钟使能位 0: 禁止 1: 使能
EUART0	bit20	R/W	EUART0 时钟使能位 0: 禁止 1: 使能
UART3	bit19	R/W	UART3 时钟使能位 0: 禁止 1: 使能
UART2	bit18	R/W	UART2 时钟使能位 0: 禁止 1: 使能
UART1	bit17	R/W	UART1 时钟使能位 0: 禁止

			1: 使能
UART0	bit16	R/W	UART0 时钟使能位 0: 禁止 1: 使能
—	bit15-11	—	—
T32N2	bit10	R/W	T32N2 时钟使能位 0: 禁止 1: 使能
T32N1	bit9	R/W	T32N1 时钟使能位 0: 禁止 1: 使能
T32N0	bit8	R/W	T32N0 时钟使能位 0: 禁止 1: 使能
—	bit7-4	—	—
T16N3	bit3	R/W	T16N3 时钟使能位 0: 禁止 1: 使能
T16N2	bit2	R/W	T16N2 时钟使能位 0: 禁止 1: 使能
T16N1	bit1	R/W	T16N1 时钟使能位 0: 禁止 1: 使能
T16N0	bit0	R/W	T16N0 时钟使能位 0: 禁止 1: 使能

注：对 SCU_PCLKEN1 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

2.7 中断和异常处理

2.7.1 中断和异常

Cortex-M0 内核支持嵌套向量中断控制器 NVIC(Nested Vectored Interrupt Controller)，具体功能如下：

- ◆ 支持中断嵌套
- ◆ 支持中断向量
- ◆ 支持中断优先级动态调整
- ◆ 支持中断可屏蔽

对 Cortex-M0 内核来说，打断程序正常执行流程的事件均称之为异常，中断也是其中一种异常。为便于理解，本文档将内核的中断等事件称为异常，将外设模块的中断称为中断。

异常/中断优先级操作说明：

操作类型	描述
抢占	产生条件：ISR 或线程正在执行时，出现新的优先级更高的异常/中断。 操作结果：如果当前处于线程状态，则产生异常/中断挂起中断；如果当前处于 ISR 状态，则产生中断嵌套，处理器自动保存工作状态并压栈。
末尾连锁	产生条件：当前 ISR 执行结束，正在返回时，出现新的优先级更高的异常/中断。 操作结果：跳过出栈操作，处理新的异常/中断。
返回	产生条件：当前 ISR 执行结束，正在返回时，没有出现新的优先级更高的异常/中断。 操作结果：执行出栈操作，并将处理器状态恢复为进入 ISR 之前的状态。
迟来	产生条件：当前 ISR 执行开始，正在保存时，出现新的优先级更高的异常/中断。 操作结果：处理器转去处理优先级更高的异常/中断。

表 2-2 异常/中断优先级操作类型说明列表

注：ISR – Interrupt Service Routine，中断服务程序。

异常/中断优先级：

编号	类型	优先级	简介
0	N/A	N/A	没有异常在运行
1	复位	-3（最高）	复位
2	NMI	-2	不可屏蔽中断（来自外设 NMI 中断输入）
3	Hard Fault	-1	所有被禁用的 Fault，都将升级为 Hard Fault
4~10	保留	NA	-
11	SVC	可编程控制	系统服务调用
12~13	保留	NA	-
14	PendSV	可编程控制	为系统设备而设的“可悬挂请求”
15	SysTick	可编程控制	系统定时计数器
16	IRQ0	可编程控制	外设中断 0

编号	类型	优先级	简介
17	IRQ1	可编程控制	外设中断 1
...
47	IRQ31	可编程控制	外设中断 31

表 2-3 异常/中断优先级列表

Cortex-M0 支持如下异常/中断:

NMI 中断、Hard Fault 异常、SVC 异常、PendSV 异常、SysTick 异常、和 32 个外设中断请求 IRQ0~IRQ31。

其中 Hard Fault 异常、SVC 异常、PendSV 异常、SysTick 异常为 Cortex-M0 内核异常源，只受 Cortex-M0 内核控制，而 NMI 中断与 32 个 IRQ 可由芯片配置控制。

虽然 Cortex-M0 对 NMI 不支持中断使能位，但为了防止芯片上电初始化完成前，误产生 NMI 中断源，而误进中断，芯片提供了 NMI 使能位 NMIEN，可在 NMI 中断源配置完成后再设置 NMIEN=1。

对于 32 个 IRQ，Cortex-M0 内核提供 32 个 IRQ 使能位，可对每个中断请求独立控制。配置 NVIC_ISER 和 NVIC_ICER 中断控制寄存器可使能或禁止 IRQ。

配置 NVIC_PR0~NVIC_PR7 优先级控制寄存器，可设置 IRQ0~IRQ31 的中断优先级。如果同时产生多个 IRQ 请求，则最先响应优先级最高的 IRQ；如果同时产生多个相同最高优先级的 IRQ 请求，则按照中断向量分配表，最先响应向量表编号最低的 IRQ，即如果同时产生中断优先级相同的 IRQ0 与 IRQ1，则先响应 IRQ0。

2.7.2 中断和异常向量的分配

编号	类型	功能	说明
0~15	异常	—	Cortex-M0 内核异常，包括 NMI 不可屏蔽中断
16	IRQ0	PINT0 中断	外部端口中断 0
17	IRQ1	PINT1 中断	外部端口中断 1
18	IRQ2	PINT2 中断	外部端口中断 2
19	IRQ3	PINT3 中断	外部端口中断 3
20	IRQ4	PINT4 中断	外部端口中断 4
21	IRQ5	PINT5 中断	外部端口中断 5
22	IRQ6	PINT6 中断	外部端口中断 6
23	IRQ7	PINT7 中断	外部端口中断 7
24	IRQ8	T16N0 中断	16 位定时器/计数器 0 中断
25	IRQ9	T16N1 中断	16 位定时器/计数器 1 中断
26	IRQ10	T16N2 中断	16 位定时器/计数器 2 中断
27	IRQ11	T16N3 中断	16 位定时器/计数器 3 中断
28	IRQ12	T32N0 中断	32 位定时器/计数器 0 中断
29	IRQ13	T32N1 中断	32 位定时器/计数器 1 中断
30	IRQ14	T32N2 中断	32 位定时器/计数器 2 中断
31	IRQ15	Reserved	预留

编号	类型	功能	说明
32	IRQ16	WDT 中断	看门狗中断
33	IRQ17	RTC 中断	实时时钟中断
34	IRQ18	Reserved	预留
35	IRQ19	ADC 中断	模数转换中断
36	IRQ20	LCD 中断	液晶显示中断
37	IRQ21	LVD 中断	低电压监测 0 中断
38	IRQ22	Reserved	预留
39	IRQ23	UART0 中断	UART0 中断
40	IRQ24	UART1 中断	UART1 中断
41	IRQ25	UART2 中断	UART2 中断
42	IRQ26	UART3 中断	UART3 中断
43	IRQ27	EUART0 中断	EUART0 中断
44	IRQ28	EUART1 中断	EUART1 中断
45	IRQ29	SPI 中断	SPI 中断
46	IRQ30	I2C 中断	I2C 中断
47	IRQ31	Reserved	预留

表 2-4 IRQ 分配列表

(注：加灰的 IRQ20 中断不可用)

2.7.3 中断向量表的重映射

Cortex-M0 核心本身并不支持中断向量表的重映射，在 MCU 中有两个特殊功能寄存器“中断向量表重映射使能寄存器”和“中断向量表偏移寄存器”，可以支持中断向量表的重映射。具体的使用方式可参考 FLASH 自编程 (IAP) 相关章节的描述。

2.7.4 特殊功能寄存器

NMI 控制寄存器 (SCU_NMIC)

偏移地址: 04_H

复位值: 00000000_00000000_00000001_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留											NMICS<4:0>			NMIEN	

—	bit31-6	—	—
NMICS<4:0>	bit5-1	R/W	NMI 不可屏蔽中断选择位 00000: IRQ0 00001: IRQ1 ... 11111: IRQ31
NMIEN	bit0	R/W	NMI 不可屏蔽中断使能位

			0: 禁止 1: 使能
--	--	--	----------------

注：对 SCU_NMIC 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

中断向量表重映射使能寄存器 (SCU_TBLRMEN)

偏移地址：60H

复位值：00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															TBLRE MAPEN

—	bit31-1	—	—
TBLREMAPEN	bit0	R/W	<p>中断向量表重映射使能</p> <p>0: 中断向量表位于 FLASH Memory 的“0”地址开始的一段空间（默认状态）；目前共支持 48 个向量，因此，这段空间的大小为 192 字节；</p> <p>1: 中断向量表位于“中断向量表偏移寄存器”指定的地址开始的 192 字节空间。</p>

注：对 SCU_TBLRMEN 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

中断向量表偏移寄存器 (SCU_TBLOFFS)

偏移地址：64H

复位值：00100000_00000000_00000001_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TBLOFF<31:8>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TBLOFF<15:8>								TBLOFF<7:0>							

TBLOFF<31:0>	bit31-0	R/W	<p>中断向量表偏移地址</p> <p>该寄存器存放重映射后的中断向量表所在的起始地址，“中断向量表重映射使能寄存器”为“1”时有效。</p> <p>高 24 位 TBLOFF<31:8>可读可写，但低 8 位 TBLOFF<7:0>只读，不可写，且读取时返回全零。</p>
--------------	---------	-----	--

注：该地址为起始地址，需满足如下要求：必须先求出系统中共有多少个向量，再把这个数字向上增大到是 2 的整次幂，而起始地址必须对齐到后者的边界上。如果一共有 32 个中断，则共有 32+16（系统异常）=48 个向量，向上增大到 2 的整次幂后值为 64，因此地址必须能被 64×4=256 整除，从而合法的起始地址可以是：0x000, 0x100,

0x200 等。

以下 NVIC 寄存器列表及基址参见：3.5.2 中断控制器（NVIC）寄存器列表。

IRQ0~31 置中断请求使能寄存器（NVIC_ISER）

偏移地址：00H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SETENA<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SETENA<15:0>															

SETENA<31:0>	bit31-0	R/W	IRQ 使能位 0：中断使能无效 1：中断使能有效 软件写 1 使能中断请求，写 0 无效
--------------	---------	-----	---

注：对 NVIC_ISER 寄存器中的各 IRQ 使能位，写 0 无效，写 1 才使能中断请求；读操作时，实际是读取 IRQ 中断使能的状态，读取的值为 1 表示中断使能有效，为 0 表示中断使能无效。

IRQ0~31 清中断请求使能寄存器（NVIC_ICER）

偏移地址：80H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLRENA<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLRENA<15:0>															


CLRENA<31:0>	bit31-0	R/W	IRQ 禁止位 0：中断禁止无效 1：中断禁止有效 软件写 1 禁止中断请求，写 0 无效
--------------	---------	-----	---

注：对 NVIC_ICER 寄存器中的各 IRQ 禁止位，写 0 无效，写 1 才禁止中断请求；读操作时，实际是读取 IRQ 中断禁止的状态，读取的值为 1 表示中断禁止有效，为 0 表示中断禁止无效。

IRQ0~31 置中断挂起寄存器 (NVIC_ISPR)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B




SETPEND<31:0>	bit31-0	R/W	置 IRQ 挂起位 0: 中断未挂起 1: 中断挂起 软件写 1 挂起中断, 写 0 无效
---------------	---------	-----	---

注: 对 NVIC_ISPR 寄存器中的各 IRQ 挂起位, 写 0 无效, 写 1 才挂起中断; 读操作时, 实际是读取 IRQ 中断挂起的状态, 读取的值为 1 表示中断挂起, 为 0 表示中断未挂起。

IRQ0~31 清中断挂起寄存器 (NVIC_ICPR)

偏移地址: 80_H

复位值: 00000000_00000000_00000000_00000000_B




CLRPEND<31:0>	bit31-0	R/W	清 IRQ 挂起位 0: 中断未挂起 1: 中断挂起 软件写 1 清除中断挂起, 写 0 无效
---------------	---------	-----	---

注: 对 NVIC_ICPR 寄存器中的各 IRQ 清挂起位, 写 0 无效, 写 1 才清除中断挂起; 读操作时, 实际是读取 IRQ 中断挂起的状态, 读取的值为 1 表示中断挂起, 为 0 表示中断未挂起。

IRQ0~3 优先级控制寄存器 (NVIC_PR0)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B



PRI_1<1:0>	保留	PRI_0<1:0>	保留
------------	----	------------	----

PRI_3<1:0>	bit31-30	R/W	IRQ3 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit29-24	—	—
PRI_2<1:0>	bit23-22	R/W	IRQ2 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit21-16	—	—
PRI_1<1:0>	bit15-14	R/W	IRQ1 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit13-8	—	—
PRI_0<1:0>	bit7-6	R/W	IRQ0 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit5-0	—	—

IRQ4~7 优先级控制寄存器 (NVIC_PR1)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_7<1:0>	保留				PRI_6<1:0>	保留									
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_5<1:0>	保留				PRI_4<1:0>	保留									

PRI_7<1:0>	bit31-30	R/W	IRQ7 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit29-24	—	—
PRI_6<1:0>	bit23-22	R/W	IRQ6 优先级设置位

			00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit21-16	—	—
PRI_5<1:0>	bit15-14	R/W	IRQ5 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit13-8	—	—
PRI_4<1:0>	bit7-6	R/W	IRQ4 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit5-0	—	—

IRQ8~11 优先级控制寄存器 (NVIC_PR2)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_11<1:0>	保留						PRI_10<1:0>	保留							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_9<1:0>	保留						PRI_8<1:0>	保留							

PRI_11<1:0>	bit31-30	R/W	IRQ11 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit29-24	—	—
PRI_10<1:0>	bit23-22	R/W	IRQ10 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit21-16	—	—
PRI_9<1:0>	bit15-14	R/W	IRQ9 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级

—	bit13-8	—	11: 最低优先级
PRI_8<1:0>	bit7-6	R/W	IRQ8 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit5-0	—	—

IRQ12~15 优先级控制寄存器 (NVIC_PR3)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_15<1:0>		保留						PRI_14<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_13<1:0>		保留						PRI_12<1:0>		保留					

PRI_15<1:0>	bit31-30	R/W	IRQ15 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit29-24	—	—
PRI_14<1:0>	bit23-22	R/W	IRQ14 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit21-16	—	—
PRI_13<1:0>	bit15-14	R/W	IRQ13 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit13-8	—	—
PRI_12<1:0>	bit7-6	R/W	IRQ12 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit5-0	—	—

IRQ16~19 优先级控制寄存器 (NVIC_PR4)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_19<1:0>		保留						PRI_18<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_17<1:0>		保留						PRI_16<1:0>		保留					

PRI_19<1:0>	bit31-30	R/W	IRQ19 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit29-24	—	—
PRI_18<1:0>	bit23-22	R/W	IRQ18 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit21-16	—	—
PRI_17<1:0>	bit15-14	R/W	IRQ17 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit13-8	—	—
PRI_16<1:0>	bit7-6	R/W	IRQ16 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit5-0	—	—

IRQ20~23 优先级控制寄存器 (NVIC_PR5)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_23<1:0>		保留						PRI_22<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

PRI_21<1:0>	保留	PRI_20<1:0>	保留
-------------	----	-------------	----

PRI_23<1:0>	bit31-30	R/W	IRQ23 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit29-24	—	—
PRI_22<1:0>	bit23-22	R/W	IRQ22 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit21-16	—	—
PRI_21<1:0>	bit15-14	R/W	IRQ21 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit13-8	—	—
PRI_20<1:0>	bit7-6	R/W	IRQ20 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit5-0	—	—

IRQ24~27 优先级控制寄存器 (NVIC_PR6)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
PRI_27<1:0>	保留				PRI_26<1:0>	保留										
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
PRI_25<1:0>	保留				PRI_24<1:0>	保留										

PRI_27<1:0>	bit31-30	R/W	IRQ27 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit29-24	—	—
PRI_26<1:0>	bit23-22	R/W	IRQ26 优先级设置位

			00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit21-16	—	—
PRI_25<1:0>	bit15-14	R/W	IRQ25 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit13-8	—	—
PRI_24<1:0>	bit7-6	R/W	IRQ24 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit5-0	—	—

IRQ28-31 优先级控制寄存器 (NVIC_PR7)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_31<1:0>	保留						PRI_30<1:0>	保留							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_29<1:0>	保留						PRI_28<1:0>	保留							

PRI_31<1:0>	bit31-30	R/W	IRQ31 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit29-24	—	—
PRI_30<1:0>	bit23-22	R/W	IRQ30 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit21-16	—	—
PRI_29<1:0>	bit15-14	R/W	IRQ29 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级

—	bit13-8	—	—
PRI_28<1:0>	bit7-6	R/W	IRQ28 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级
—	bit5-0	—	—

2.8 系统控制块 (SCB)

2.8.1 概述

系统控制块提供芯片内核系统实现的状态信息，并对内核系统工作进行控制。

SCB 寄存器列表和基址参见：3.5.3 系统控制块 (SCB) 寄存器列表。

2.8.2 特殊功能寄存器

CPUID 寄存器 (CPUID)

偏移地址：00_H

复位值：01000001_00001100_11000010_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IMPLEMENTER<7:0>								VARIANT<3:0>				CONSTANT<3:0>			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PARTNO<11:0>												REVISION<3:0>			

IMPLEMENTER<7:0>	bit31-24	R	处理器实现者编号 0x41, ARM
VARIANT<3:0>	bit23-20	R	主版本号 R=0x0, 作为 rmpn 版本编号格式中的 主要编号
CONSTANT<3:0>	bit19-16	R	处理器构架 0xC, ARMv6-M
PARTNO<11:0>	bit15-4	R	处理器分类号 0xC20, Cortex-M0
REVISION<3:0>	bit3-0	R	次版本号 P=0x0, 作为 rmpn 版本编号格式中的 次要编号

中断控制和状态寄存器 (ICSR)

偏移地址：04_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
NMIPEN DSET	保留	PENDS VSET	PENDS VCLR	PENDS TSET	PENDS TCLR	保留	ISRPEN DDING	保留	保留	保留	保留	保留	保留	保留	VECTPENDIN G<5:4>
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VECTPENDING<3:0>				保留						VECTACTIVE<5:0>					

NMIPENDSET	bit31	R/W	NMI 中断挂起控制位 0: 不置 NMI 中断挂起 1: 置 NMI 中断挂起
—	bit30-29	R	—

PENDSVSET	bit28	R/W	置 PendSV 异常挂起位 0: 无效 1: 置 PendSV 异常挂起
PENDSVCLR	bit27	R/W	清 PendSV 异常挂起位 0: 无效 1: 清除 PendSV 异常挂起
PENDSTSET	bit26	R/W	置 SysTick 异常挂起位 0: 无效 1: 置 SysTick 异常挂起
PENDSTCLR	bit25	R/W	清 SysTick 异常挂起位 0: 无效 1: 清除 SysTick 异常挂起
—	bit24-23	R	—
ISRPENDDING	bit22	R	中断挂起标志位 0: 无中断挂起 1: 有中断挂起
—	bit21-18	R	—
VECTPENDING<5:0>	bit17-12	R	当前的挂起中, 优先级最高的异常/中断号 0x0: 无挂起异常/中断 非 0: 当前被挂起的异常/中断中, 优先级最高的异常/中断号
—	bit11-6	R	—
VECTACTIVE<5:0>	bit5-0	R	当前被处理的异常/中断号 0x0: 线程 (Thread) 模式 非 0: 当前被处理的异常/中断号

应用中断和复位控制寄存器 (AIRCR)

偏移地址: 0C_H

复位值: 11111010_00000101_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
VECTKEY<15:0>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ENDIANNESS	保留												SYSRESET REQ	VECTCLR ACTIVE	保留

VECTKEY<15:0>	bit31-16	W	向量关键码位 只能写 0x05FA, 其它无效
ENDIANNESS	bit15	R	存储器数据格式选择位 0: 小端格式 1: 大端格式
—	bit14-3	—	—
SYSRESETREQ	bit2	W	系统复位请求位

			0: 无效 1: 请求系统复位, 复位后自动清零
VECTCLRACTIVE	bit1	W	异常/中断状态清除位 该位只能写 0; 写 1 会产生 HardFault 异常
—	bit0	—	—

注: 寄存器 AIRCR 只能进行字写入, 且高半字只能写入 0x05FA, 否则对该寄存器的写入操作无效。

系统控制寄存器 (SCR)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留											SEVONP END	保留	SLEEP DEEP	SLEEP ONEXIT	保留

—	bit31-5	—	—
SEVONPEND	bit4	R/W	中断被挂起时, 是否作为唤醒事件的选择位 0: 中断被挂起时, 不作为唤醒事件 1: 中断被挂起时, 作为唤醒事件
—	bit3	—	—
SLEEPDEEP	bit2	R/W	休眠模式选择位 0: 睡眠模式 1: 深度睡眠模式
SLEEPONEXIT	bit1	R/W	从 ISR 中断处理程序返回到线程模式时, 是否进入休眠状态的选择位 0: 不进入休眠状态 1: 进入休眠状态
—	bit0	—	—

配置和控制寄存器 (CCR)

偏移地址: 14_H

复位值: 00000000_00000000_00000010_00001000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
保留							STKALIGN	保留					UNALIGN_TRP	保留		

—	bit31-10	—	—
STKALIGN	bit9	R	非堆栈对齐标志位

—	bit8-4	—	读取为 1，指示异常入口 8 字节堆栈对齐
UNALIGN_TRP	bit3	R	字或半字访问操作的非对齐故障标志位 读取为 1，指示非对齐访问产生硬故障
—	bit2-0	—	—

系统处理程序优先级寄存器 2 (SHPR2)

偏移地址: 1C_H

复位值: 00000000_00000000_00000001_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_11<1:0>		保留													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															

PRI_11<1:0>	bit31-30	R/W	SVC all (异常编号 11) 的优先级设置位
—	bit29-0	—	—

系统处理程序优先级寄存器 3 (SHPR3)

偏移地址: 20_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_15<1:0>		保留						PRI_14<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															

PRI_15<1:0>	bit31-30	R/W	SysTick (异常编号 15) 的优先级设置位
—	bit29-24	—	—
PRI_14<1:0>	bit23-22	R/W	PendSV (异常编号 14) 的优先级设置位
—	bit21-0	—	—

2.9 系统定时器 (SYSTICK)

2.9.1 概述

- ◆ 24 位系统递减计数器，递减至零可自动重载计数初值
- ◆ 可产生周期性 SysTick 异常，用作嵌入式操作系统的多任务调度计数器；或对于无嵌入式操作系统的运用，可用于调用需周期性执行的任务
- ◆ SysTick 亦可用作普通定时器，如用于延时计数
- ◆ SysTick 异常优先级可由系统处理优先级寄存器 SHPR3 的 PRI_15<1:0>设定
- ◆ SysTick 异常处理的挂起可由中断控制和状态寄存器 ICSR 的 PENDSTSET 位设置
- ◆ 工作时钟可为系统时钟 HCLK 或其三分频

SysTick 是一个系统递减计数器，配置 SYST_RVR 寄存器，可设定计数初值。当 SysTick 计数为 0 时，COUNTFLAG 状态位置 1，并重载 SYS_RVR 中的计数初值。在处理器调试停机时，SysTick 停止计数。在计数过程中，如果将 SYST_RVR 寄存器设置为 0，则计数器递减计数到 0 后，停止计数。




图 2-10 系统定时器框图

SysTick 的当前计数值可以通过读 SYST_CVR 寄存器获得。如果写 SYST_CVR 寄存器，则将该寄存器清零，并且将 COUNTFLAG 位清 0，写操作不会触发 SysTick 异常事件。

访问 SysTick 寄存器时，需使用字操作方式。配置 SysTick 计数器的步骤如下：

- 1) 设置计数器重装值寄存器 SYST_RVR；
- 2) 清除计数器当前值寄存器 SYST_CVR；
- 3) 设置控制和状态寄存器 SYST_CSR。

SysTick 寄存器列表和基址参见：3.5.1 系统定时器 (SYSTICK) 寄存器列表。

2.9.2 特殊功能寄存器

SYSTICK 控制和状态寄存器 (SYST_CSR)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															COUNTFLAG
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												CLKSOURCE	TICKINT	ENABLE	

—	bit31-17	—	—
COUNTFLAG	bit16	R	SYSTICK 递减计数到零的标志位 0: 未计数到 0 1: 计数到 0 该位读操作后清 0, 或写 SYST_CVR 寄存器清 0
—	bit15-3	—	—
CLKSOURCE	bit2	R/W	SYSTICK 时钟源选择位 0: 基准时钟 1: 处理器时钟
TICKINT	bit1	R/W	SYSTICK 异常挂起使能位 0: 计数到 0 时, 不产生异常挂起 1: 计数到 0 时, 产生异常挂起
ENABLE	bit0	R/W	SYSTICK 计数器使能位 0: 禁止 1: 使能

注 1: 处理器时钟为芯片内核工作时钟 HCLK, 时钟频率与系统时钟频率相同。

注 2: SYSTICK 基准时钟, 实际是处理器时钟 3 分频后的时钟, 频率为 F_{HCLK}/3。

SYSTICK 重装值寄存器 (SYST_RVR)

偏移地址: 14_H

复位值: 00000000_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								RELOAD<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RELOAD<15:0>															

—	bit31-24	—	—
RELOAD<23:0>	bit23-0	R/W	SYSTICK 计数器重载值 计数范围 0x00_0001~0xFF_FFFF。如果为 0, SysTick 不计数。

SYSTICK 当前值寄存器 (SYST_CVR)

偏移地址: 18_H

复位值: 00000000_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								CURRENT <23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CURRENT<15:0>															

—	bit31-24	—	—
CURRENT<23:0>	bit23-0	R/W	SYSTICK 计数器当前值 读取时返回 SysTick 计数器的当前值。 写入任何值都会将该寄存器清零，同时还会清零 COUNTFLAG 标志位。

SYSTICK 校准值寄存器 (SYST_CALIB)

偏移地址: 1C_H

复位值: 01000000_00000010_10001011_00001010_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
NOREF	SKEW	保留						TENMS<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TENMS<15:0>															

NOREF	bit31	R	基准时钟标志位 0: 不提供外部基准时钟; 提供内部基准时钟, 其频率为 $F_{HCLK}/3$ 1: 提供外部基准时钟
SKEW	bit30	R	TENMS 校准值是否准确的标志位 0: TENMS 校准值准确 1: TENMS 校准值不准确
—	bit29-24	—	—
TENMS<23:0>	bit23-0	R/W	SYSTICK 校准值 读取为 0 时, 表示校准值未知

注: 本产品只提供内部基准时钟, 其频率为 $F_{HCLK}/3$ 。

第 3 章 MCU—存储资源

3.1 内部存储器地址映射

芯片内部存储器包括程序存储器，数据存储器，外设寄存器和系统内核寄存器，各存储器区域的地址映射关系如下图所示，图中对系统内核寄存器区域的地址映射进行了详细描述。




图 3-1 内部存储器地址映射

3.2 FLASH存储器

3.2.1 芯片配置字

3.2.1.1 概述

芯片配置字位于 FLASH 存储器的信息区，用户可在 ISP 编程时进行设置。芯片的各种功能配置由芯片配置字和各功能相关寄存器共同设置完成。芯片配置字包括 HOSC 振荡器工作模式的选择、WDT 使能控制、低电压复位使能控制、BOR 电压选择、IAP 操作使能控制等。

CFG_WORD0								
Bit	31	30	29	28	27	26	25	24
Define	—	—	—	—	—	—	—	—
Bit	23	22	21	20	19	18	17	16
Define	—	—	—	—	—	—	—	—
Bit	15	14	13	12	11	10	9	8
Define	WDTRL<2:0>			WDTWIN<1:0>		WDTINTEN	LOSCEN	DBGEB
Bit	7	6	5	4	3	2	1	0
Define	PWRTEB	BOREN	BORV<1:0>		WDTEN	—	HOSCM<1:0>	

Bit 31-16 保留

Bit 15-13 WDTRL<2:0>: 上电复位 WDT 重载值

000: 0x0000_0200 (选择 LRC 时钟源, 对应时间约 16ms)

001: 0x0000_0400 (选择 LRC 时钟源, 对应时间约 32ms)

010: 0x0000_1000 (选择 LRC 时钟源, 对应时间约 128ms)

011: 0x0000_4000 (选择 LRC 时钟源, 对应时间约 512ms)

100: 0x0000_8000 (选择 LRC 时钟源, 对应时间约 1s)

101: 0x0001_0000 (选择 LRC 时钟源, 对应时间约 2s)

110: 0x0002_0000 (选择 LRC 时钟源, 对应时间约 4s)

111: 0x0004_0000 (选择 LRC 时钟源, 对应时间约 8s)

Bit 12-11 WDTWIN<1:0>: WDT 喂狗窗口选择位

00: 0-25% WDT 复位周期 (仅供测试使用, 禁止设置为 00)

01: 0-50% WDT 复位周期 (仅供测试使用, 禁止设置为 01)

10: 0-75% WDT 复位周期 (仅供测试使用, 禁止设置为 10)

11: 100% WDT 复位周期 (默认)

Bit 10 WDTINTEN: WDT 看门狗间隔中断使能位

0: 禁止

1: 使能

Bit 9 LOSCEN: LOSC 振荡器使能位

0: 禁止

1: 使能

Bit 8 DBG0EB: DEBUG0 端口使能位 (PA15 用于 ISCK, PA14 用于 ISDA)

0: 使能

1: 禁止

Bit 7 PWRTEB: 上电延时使能位

- 0: 使能
- 1: 禁止
- Bit 6 **BOREN**: BOR 掉电复位使能位
 - 0: 禁止
 - 1: 使能
- Bit 5-4 **BORV<1:0>**: BOR 监测电压选择位
 - 00: 2.0V
 - 01: 2.2V
 - 10: 3.0V
 - 11: 3.6V
- Bit 3 **WDTEN**: WDT 看门狗使能位
 - 0: 禁止
 - 1: 使能
- Bit 2 保留 (固定为 1)
- Bit 1-0 **HOSCM<1:0>**: HOSC 振荡器工作模式选择位
 - 00: HS 模式
 - 01: XT 模式
 - 10: HOSC0 输入系统时钟, HOSC1 用作普通 I/O
 - 11: 禁止振荡器, HOSC0 和 HOSC1 用作普通 I/O

CFG_WORD1									
Bit	31	30	29	28	27	26	25	24	
Define	—	—	—	—	—	—	—	—	
Bit	23	22	21	20	19	18	17	16	
Define	—	—	—	—	—	—	—	—	
Bit	15	14	13	12	11	10	9	8	
Define	—	—	—	—	—	—	—	—	
Bit	7	6	5	4	3	2	1	0	
Define	FWPEB	FWPS<4:0>					HRCCEB	DBG1EB	

- Bit 31-8 保留
- Bit 7 **FWPEB**: FLASH 自编程操作 (IAP) 写保护区使能位
 - 0: 使能
 - 1: 禁止
- Bit 6-2 **FWPS<4:0>**: FLASH 自编程操作 (IAP) 写保护区选择
 - 00000: FLASH 地址 (0000_0000H~0000_0FFFH) 为写保护区
 - 00001: FLASH 地址 (0000_0000H~0000_1FFFH) 为写保护区
 - 00010: FLASH 地址 (0000_0000H~0000_2FFFH) 为写保护区
 - 00011: FLASH 地址 (0000_0000H~0000_3FFFH) 为写保护区
 - :
 - :
 - 01101: FLASH 地址 (0000_0000_H~0000_DFFF_H) 为写保护区
 - 01110: FLASH 地址 (0000_0000H~0000_EFFFH) 为写保护区
 - 01111: FLASH 地址 (0000_0000_H~0000_FFFF_H) 为写保护区
- Bit 1 **HRCCEB**: HRC 自动调校使能位 (基于 LOSC 进行频偏修正)

0: 使能

1: 禁止

Bit 0 DBG1EB: DEBUG 端口 1 使能位 (PA5 用于 ISCK, PA4 用于 ISDA)

0: 使能

1: 禁止

3.2.1.2 特殊功能寄存器

配置字 CFG_WORD0 映射寄存器 (SCU_CFGWORD0)

偏移地址: 1C_H

复位值: 00000000_00000000_11111100_11001111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDTRL<2:0>		WDTWIN<1:0>		WDTINTEN	LOSCEN	DBGEB	PWRTEB	BOREN	BORV<1:0>		WDTEN	—	HOSCM<1:0>		

—	bit31-16	—	—
CFGWORD<15:0>	bit15-0	R	CFG_WORD0 配置字映射位 读操作时, 可得到配置字 CFG_WORD0<15:0>的内容

3.2.2 芯片唯一识别码

96 位芯片唯一识别码 UID 位于 FLASH 存储器的信息区, 以字为单位存放, 分为 3 个 word, 用户程序可读。

芯片唯一识别码 UID0

起始地址: 0020_0100_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UID<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UID<15:0>															

UID<31:0>	Bit31-0	R	芯片唯一序列号 bits<31:0>
-----------	---------	---	--------------------

芯片唯一识别码 UID1

起始地址: 0020_0104_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UID<63:48>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UID<47:32>															

UID<63:32>	Bit31-0	R	芯片唯一序列号 bits<63:32>
------------	---------	---	---------------------

芯片唯一识别码 UID2

起始地址: 0020_0108_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B



UID<95:64>	Bit31-0	R	芯片唯一序列号 bits<95:64>
------------	---------	---	---------------------

3.2.3 程序区FLASH

芯片内部的 Code FLASH 存储器总容量为 128K 字节，地址范围为 0000_0000_H~0001_FFFF_H，共分为 128 页，每页 1K 字节。Code FLASH 存储器支持至少 10 万次擦写次数，10 年以上的数据保持时间。

Code FLASH 存储器支持如下操作模式：

- 1) 全擦除模式，擦除整个程序存储区，擦除时间约为 10ms；
- 2) 页擦除模式，擦除指定页面，擦除时间约为 2ms；
- 3) 字编程模式，对字地址单元进行编程，时间约为 20 μs。




图 3-2 FLASH 映射图

3.2.4 自编程操作 (IAP)

芯片内部 FLASH 存储器，支持应用中自编程操作 IAP (In-Application Programming)。

写保护区使能后，位于写保护区的 FLASH 存储器地址单元，不支持 IAP 擦除和编程操作。可通过配置字 FWPEB 使能 FLASH 写保护区，通过配置字 FWPS 选择写保护区地址范围。

3.2.4.1 概述

- ◆ 支持 FLASH 数据保护，进行 IAP 操作前需先进行解锁，去除相关寄存器的写保护
- ◆ 支持页擦除模式
- ◆ 支持字编程模式，每个字包括 4 个字节
- ◆ IAP 自编程操作程序需放在芯片的 SRAM 中执行，并在程序中对 FLASH 擦除或编程结果进行校验
- ◆ IAP 操作过程中可以响应中断

3.2.4.2 IAP 操作流程

首先通过 IAP 控制寄存器，置位访问 FLASH 请求信号，查询得到允许应答；再进行对应的 IAP 操作；操作完成后清除 FLASH 请求信号，查询应答信号也被清零后，结束本次 FLASH 的访问操作。具体流程图如下所示：




图 3-3 IAP 操作请求流程图

IAP 操作包括 FLASH 全擦除，页擦除和编程三种操作，其中 FLASH 全擦除操作，只在芯片调试模式使能时有效。具体各操作流程如下所示：




图 3-4 IAP 全擦除操作流程




图 3-5 IAP 页擦除操作流程




图 3-6 IAP 编程操作流程图

由于在 IAP 自编程过程中,FLASH 的操作权限交给了 IAP 自编程操作程序,因此 CPU 无法从 FLASH 中读取指令,因而也无法响应中断。然而,只要保证在 IAP 过程中,CPU 运行的所有指令都从 SRAM 中取得,即可完成对中断的响应。这需要软件准备两个中断向量表,一个是在 FLASH 中使用,一个在 SRAM 中使用,当需要 IAP 时,用户需要将 FLASH 中使用的中断向量表写入到 SRAM 中即可。Cortex-M0 核心本身并不支持中断向量表的重映射,在 MCU 中有两个特殊功能寄存器“中断向量表重映射使能寄存器”和“中断向量表偏移寄存器”,支持用户对中断向量表的重映射。当需要进行 IAP 时,软件将 IAP 过程中需要的中断向量表、需要响应的中断服务程序,以及 IAP 自编程操作程序写入到 SRAM 中。完成写入后,填写“中断向量表偏移寄存器”,并使能“中断向量表重映射使能寄存器”后,跳转到 SRAM 中去执行 IAP 自编程操作程序;完成 IAP 操作后,可关闭“中断向量表重映射使能寄存器”,跳回 FLASH 中继续正常工作。




图 3-7 中断向量表重映射操作示意图

在中断向量表重映射之前，除了默认的中断向量表和中断服务程序外，还需要在 FLASH 中准备好重映射后的新的中断向量表、IAP 操作子程序和重映射子程序 1（将向量表重映射为默认状态，即向量表在 FLASH 中）。这些向量表和子程序均需烧写在 FLASH 中。需要注意，新中断向量表里的中断服务程序的入口地址变更为中断服务程序在 SRAM 中的地址。

软件需要经过以下步骤来完成 IAP 并且保证对中断的响应：

- 1) 程序跳转到搬运子程序中，完成对新中断向量表、中断服务程序、IAP 操作子程序、重映射子程序 1 从 FLASH（源方）到 SRAM（目标方）的搬运；为了保证所有的搬运数据均已“落实”到 SRAM 中，在搬运完成后需要追加一条“数据同步隔离（DSB）”指令；
- 2) 程序跳到重映射子程序 0 中，完成对中断向量表从 FLASH 到 SRAM 的映射；
- 3) 程序跳到 SRAM 中 IAP 子程序处，完成对 FLASH 的 IAP 操作；
- 4) 程序跳到 SRAM 中重映射子程序 1 中，完成对中断向量表从 SRAM 到 FLASH 的映射；

5) 程序跳回 FLASH 中，继续执行其它正常功能。

如果 IAP 过程中不需要响应中断，则需经过以下步骤：

- 1) 程序跳到搬运子程序中，完成对 IAP 操作子程序的搬运；为了保证所有的搬运数据均已“落实”到 SRAM 中，在搬运完成后需要追加一条“数据同步隔离 (DSB)”指令；
- 2) 程序跳到 SRAM 中 IAP 子程序处，完成对 FLASH 的 IAP 操作；IAP 时需要关闭全局中断；
- 3) 程序跳回 FLASH 中，继续执行其它正常功能。

3.2.4.3 特殊功能寄存器

IAP 解锁寄存器 (IAP_UL)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IAPUL<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IAPUL<15:0>															

IAPUL<31:0>	bit31-0	R/W	IAP 解锁 写入 0x0000_00A5，对 IAP 解锁； 写入其它值，IAP 上锁； 写入 IAP 触发寄存器 IAP_TRIG，IAP 自动上锁； 写保留地址，IAP 上锁； IAP 软件复位后，IAP 上锁。
-------------	---------	-----	---

注 1: IAP 上锁后，处于写保护状态的寄存器为 IAP_CON，IAP_ADDR，IAP_DATA，IAP_TRIG。

注 2: 写保留地址，IAP 上锁，是指对 40000800_H~40000BFF_H空间中未定义的地址单元，进行写操作时，IAP 上锁。

IAP 控制寄存器 (IAP_CON)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								FLASH_FAIL	保留	FLASH_ACK	FLASH_REQ	保留	RST	EN	

—	bit31-8	—	—
FLASH_FAIL	bit7	R	IAP 访问 FLASH 地址失败标识位 0: IAP 未访问 FLASH 地址保护区

—	bit6	—	1: IAP 访问 FLASH 地址保护区
FLASH_ACK	bit5	R	FLASH 应答信号 0: 不允许访问 1: 允许 IAP 访问 FLASH 存储器
FLASH_REQ	bit4	R/W	IAP 访问 FLASH 请求信号 0: 无请求 1: IAP 请求访问 FLASH 存储器
—	bit3-2	—	—
RST	bit1	W	IAP 软件复位 0: 读取时始终为 0 1: 复位
EN	bit0	R/W	IAP 使能位 0: 禁止 1: 使能

注：对 IAP_CON 寄存器进行写操作前，需要先设置 IAP_UL 寄存器，对 IAP 解锁，去除写保护。

IAP 地址寄存器 (IAP_ADDR)

偏移地址：04_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															IAPPA<6>
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IAPPA<5:0>							IAPCA<7:0>							保留	

—	bit31-17	—	—
IAPPA<6:0>	bit16-10	R/W	IAP 页地址 0x00~0x7F: 共 128 页，对应的地址范围 0x0000_0000~0x0001_FFFF
IAPCA<7:0>	bit9-2	R/W	IAP 单元地址 擦除模式时，单元地址无效 编程模式时，作为当前页中被编程单元的相对地址， 每页 256 个单元，每单元 4 字节。编程前需保证该单元 已经被擦除
—	bit1-0	—	—

注 1：对 IAP_ADDR 寄存器进行写操作前，需要先设置 IAP_UL 寄存器，对 IAP 解锁，去除写保护。

注 2：完成页擦除后，IAPPA 自动+1；

注 3：完成单元编程后，IAPCA 自动+1；由于 IAPCA 只在当前页中进行单元寻址，所以跨页编程时，必须重新填写 IAPPA，指定下一页地址。

IAP 数据寄存器 (IAP_DATA)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

IAPD<31:16>

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

IAPD<15:0>

IAPD<31:0>	bit31-0	R/W	IAP 单元数据
------------	---------	-----	----------

注: 对 IAP_DATA 寄存器进行写操作前, 需要先设置 IAP_UL 寄存器, 对 IAP 解锁, 去除写保护。

IAP 触发寄存器 (IAP_TRIG)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

IAPT<31:16>

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

IAPT<15:0>

IAPT	bit31-0	R/W	IAP 操作命令 (写入该寄存器后, IAP 重新上锁) 0x0000_51AE: 全擦除 (只在 SWD 调试时能用) 0x0000_5EA1: 页擦除 0x0000_5DA2: 编程模式 其它: 无操作 (IAP 完成后, 硬件自动更改为无操作)
------	---------	-----	--

注: 对 IAP_TRIG 寄存器进行写操作前, 需要先设置 IAP_UL 寄存器, 对 IAP 解锁, 去除写保护。

IAP 状态寄存器 (IAP_STA)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

保留

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

保留

TIMEOUT_	PROG_	ERASE_	BSY
ERR	END	END	

—	bit31-4	—	—
TIMEOUT_ERR	bit3	R/W	IAP 超时错误标志 0: 写 0 清除, 触发 IAP_TRIG 自动清除,

			或 IAP 软件复位清除 1: IAP 操作超时
PROG_END	bit2	R/W	IAP 编程结束标志 0: 写 0 清除, 触发 IAP_TRIG 自动清除, 或 IAP 软件复位清除 1: 当前单元编程完成
ERASE_END	bit1	R/W	IAP 页擦除结束标志 0: 写 0 清除, 触发 IAP_TRIG 自动清除, 或 IAP 软件复位清除 1: 当前页擦除完成
BSY	bit0	R	IAP 工作状态 0: 空闲, IAP 软件复位可将该位清零 1: IAP 操作正在进行中

3.3 SRAM存储器

芯片内部集成 12K 字节数据存储器 SRAM，地址范围为 2000_0000_H~2000_2FFF_H。

3.3.1 SRAM地址映射




图 3-8 SRAM 映射图

3.3.2 SRAM位带扩展

SRAM 位带扩展功能，对 SRAM 的每个 bit，都赋予了一个扩展地址，通过该扩展地址，可直接访问其对应的 SRAM 数据位，从而极大的方便了对 SRAM 单元的位读写操作。对于 SRAM 的某个 bit，记它所在字节地址为 A，位序号为 N (0≤N≤7)，SRAM 位带扩展映射区的基地址为 0x2200_0000，则该 bit 的位带扩展地址为：

$$\text{AliasAddress_A_N} = 0x2200_0000 + (A - 0x2000_0000) \times 32 + N \times 4$$

3.4 外设寄存器

3.4.1 外设寄存器地址映射




图 3-9 外设寄存器映射图

注: Reserved 保留寄存器区域为只读, 读出值为 00000000_H。

3.4.2 系统控制单元（SCU）寄存器列表

SCU 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
SCU 基地址: 4000_0000 _H		
SCU_PROT	0000 _H	系统设置保护寄存器
SCU_NMIC	0004 _H	NMI 控制寄存器
SCU_PWRC	0008 _H	复位寄存器
SCU_LVDC	0010 _H	LVD 控制寄存器
SCU_CFGWORD0	001C _H	配置字 CFG_WORD0 映射寄存器
SCU_FLASHW	0020 _H	FLASH 访问等待时间寄存器
SCU_SCLKEN0	0040 _H	系统时钟控制寄存器 0
SCU_SCLKEN1	0044 _H	系统时钟设置寄存器 1
SCU_PCLKEN0	0048 _H	外设时钟控制寄存器 0
SCU_PCLKEN1	004C _H	外设时钟控制寄存器 1
SCU_VRCON	0050 _H	VR 控制寄存器
SCU_TBLRMEN	0060 _H	中断向量表重映射使能寄存器
SCU_TBLOFFS	0064 _H	中断向量表偏移寄存器

3.4.3 GPIO寄存器列表

GPIO 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
GPIO 基地址: 4000_0400 _H		
GPIO_PADIR	0000 _H	PA 端口方向控制寄存器
GPIO_PADIRS	0004 _H	PA 端口方向控制置位寄存器
GPIO_PADIRC	0008 _H	PA 端口方向控制清零寄存器
GPIO_PADIRI	000C _H	PA 端口方向控制取反寄存器
GPIO_PA	0010 _H	PA 端口数据寄存器
GPIO_PAS	0014 _H	PA 端口数据置位寄存器
GPIO_PAC	0018 _H	PA 端口数据清零寄存器
GPIO_PAI	001C _H	PA 端口数据取反寄存器
GPIO_PAFUN0	0020 _H	PA[7:0]端口复用选择寄存器
GPIO_PAFUN1	0024 _H	PA[15:8]端口复用选择寄存器
GPIO_PAFUN2	0028 _H	PA[23:16]端口复用选择寄存器
GPIO_PAFUN3	002C _H	PA[31:24]端口复用选择寄存器
GPIO_PAPUEN	0030 _H	PA 端口弱上拉使能寄存器
GPIO_PAPDEN	0034 _H	PA 端口弱下拉使能寄存器
GPIO_PAOD	0038 _H	PA 端口输出开漏使能寄存器
GPIO_PBDIR	0080 _H	PB 端口方向控制寄存器
GPIO_PBDIRS	0084 _H	PB 端口方向控制置位寄存器
GPIO_PBDIRC	0088 _H	PB 端口方向控制清零寄存器

GPIO 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
GPIO_PBDIRI	008C _H	PB 端口方向控制取反寄存器
GPIO_PB	0090 _H	PB 端口数据寄存器
GPIO_PBS	0094 _H	PB 端口数据置位寄存器
GPIO_PBC	0098 _H	PB 端口数据清零寄存器
GPIO_PBI	009C _H	PB 端口数据取反寄存器
GPIO_PBFUN0	00A0 _H	PB[7:0]端口复用选择寄存器
GPIO_PBFUN1	00A4 _H	PB[15:8]端口复用选择寄存器
GPIO_PBFUN2	00A8 _H	PB[23:16]端口复用选择寄存器
GPIO_PBPUEEN	00B0 _H	PB 端口弱上拉使能寄存器
GPIO_PBPDEN	00B4 _H	PB 端口弱下拉使能寄存器
GPIO_PBOD	00B8 _H	PB 端口输出开漏使能寄存器
GPIO_PBSMITSEL	00C0 _H	PB 端口 SMIT 窗口选择寄存器
GPIO_PCDIR	0100 _H	PC 端口方向控制寄存器
GPIO_PCDIRS	0104 _H	PC 端口方向控制置位寄存器
GPIO_PCDIRC	0108 _H	PC 端口方向控制清零寄存器
GPIO_PCDIRI	010C _H	PC 端口方向控制取反寄存器
GPIO_PC	0110 _H	PC 端口数据寄存器
GPIO_PCS	0114 _H	PC 端口数据置位寄存器
GPIO_PCC	0118 _H	PC 端口数据清零寄存器
GPIO_PCI	011C _H	PC 端口数据取反寄存器
GPIO_PCFUN0	0120 _H	PC[7:0]端口复用选择寄存器
GPIO_PCFUN1	0124 _H	PC[15:8]端口复用选择寄存器
GPIO_PCPUEN	0130 _H	PC 端口弱上拉使能寄存器
GPIO_PCPDEN	0134 _H	PC 端口弱下拉使能寄存器
GPIO_PCOD	0138 _H	PC 端口输出开漏使能寄存器
GPIO_PIE	0200 _H	PINT 中断使能寄存器
GPIO_PIF	0204 _H	PINT 中断标志寄存器
GPIO_PSEL	0208 _H	PINT 中断源选择寄存器
GPIO_PCFG	020C _H	PINT 中断配置寄存器
GPIO_TXPC	0220 _H	UART 脉宽调制寄存器
GPIO_PROT	02FC _H	GPIO 保护寄存器

3.4.4 FLASH存储器IAP寄存器列表

IAP 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
IAP 基地址: 4000_0800 _H		
IAP_CON	0000 _H	IAP 控制寄存器
IAP_ADDR	0004 _H	IAP 地址寄存器
IAP_DATA	0008 _H	IAP 数据寄存器
IAP_TRIG	000C _H	IAP 触发寄存器

IAP_UL	0010 _H	IAP 解锁寄存器
IAP_STA	0014 _H	IAP 状态寄存器

3.4.5 ADC寄存器列表

ADC 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
ADC 基地址: 4000_1000 _H		
ADC_DR	0000 _H	ADC 转换值寄存器
ADC_CON0	0004 _H	ADC 控制寄存器 0
ADC_CON1	0008 _H	ADC 控制寄存器 1
ADC_CHS	000C _H	ADC 通道选择寄存器
ADC_IE	0010 _H	ADC 中断使能寄存器
ADC_IF	0014 _H	ADC 中断标志寄存器
ADC_BUF	0020 _H	ADC 缓冲控制寄存器

3.4.6 RTC寄存器列表

RTC 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
RTC 基地址: 4000_1400 _H		
RTC_CON	0000 _H	RTC 控制寄存器
RTC_CALC	0004 _H	RTC 调校控制寄存器
RTC_CALF	0008 _H	RTC 调校值寄存器
RTC_WA	0010 _H	RTC 周闹钟寄存器
RTC_DA	0014 _H	RTC 日闹钟寄存器
RTC_SEC	0018 _H	RTC 秒寄存器
RTC_MIN	001C _H	RTC 分钟寄存器
RTC_HOUR	0020 _H	RTC 小时寄存器
RTC_WEEK	0024 _H	RTC 周寄存器
RTC_DAY	0028 _H	RTC 日寄存器
RTC_MON	002C _H	RTC 月寄存器
RTC_YEAR	0030 _H	RTC 年寄存器
RTC_WP	0040 _H	RTC 写保护寄存器
RTC_IE	0050 _H	RTC 中断使能寄存器
RTC_IF	0054 _H	RTC 中断标志寄存器

3.4.7 WDT寄存器列表

WDT 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
WDT 基地址: 4000_1C00 _H		
WDT_LOAD	0000 _H	WDT 计数器装载值寄存器
WDT_VALUE	0004 _H	WDT 计数器当前值寄存器
WDT_CON	0008 _H	WDT 控制寄存器
WDT_INTCLR	000C _H	WDT 中断标志清除寄存器
WDT_RIS	0010 _H	WDT 中断标志寄存器
WDT_LOCK	0100 _H	WDT 访问使能寄存器

3.4.8 T16N0/T16N1/T16N2/T16N3 寄存器列表

T16N 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
T16N0 基地址: 4000_2000 _H		
T16N1 基地址: 4000_2400 _H		
T16N2 基地址: 4000_2800 _H		
T16N3 基地址: 4000_2C00 _H		
T16N_CNT	0000 _H	T16N 计数值寄存器
T16N_CON0	0004 _H	T16N 控制寄存器 0
T16N_CON1	0008 _H	T16N 控制寄存器 1
T16N_PRECNT	0010 _H	T16N 预分频器计数值寄存器
T16N_PREMAT	0014 _H	T16N 预分频器计数匹配寄存器
T16N_IE	0018 _H	T16N 中断使能寄存器
T16N_IF	001C _H	T16N 中断标志寄存器
T16N_MAT0	0020 _H	T16N 计数匹配寄存器 0
T16N_MAT1	0024 _H	T16N 计数匹配寄存器 1
T16N_MAT2	0028 _H	T16N 计数匹配寄存器 2
T16N_MAT3	002C _H	T16N 计数匹配寄存器 3

3.4.9 T32N0/T32N1/T32N2 寄存器列表

T32N 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
T32N0 基地址: 4000_4000 _H		
T32N1 基地址: 4000_4400 _H		
T32N2 基地址: 4000_4800 _H		

T32N_CNT	0000 _H	T32N 计数值寄存器
T32N_CON0	0004 _H	T32N 控制寄存器 0
T32N_CON1	0008 _H	T32N 控制寄存器 1
T32N_PRECNT	0010 _H	T32N 预分频器计数值寄存器
T32N_PREMAT	0014 _H	T32N 预分频器计数匹配寄存器
T32N_IE	0018 _H	T32N 中断使能寄存器
T32N_IF	001C _H	T32N 中断标志寄存器
T32N_MAT0	0020 _H	T32N 计数匹配寄存器 0
T32N_MAT1	0024 _H	T32N 计数匹配寄存器 1
T32N_MAT2	0028 _H	T32N 计数匹配寄存器 2
T32N_MAT3	002C _H	T32N 计数匹配寄存器 3

3.4.10 UART0/UART1/UART2/UART3 寄存器列表

UART 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
UART0 基地址: 4000_6000 _H		
UART1 基地址: 4000_6400 _H		
UART2 基地址: 4000_6800 _H		
UART3 基地址: 4000_6C00 _H		
UART_CON	0000 _H	UART 控制寄存器
UART_BRR	0004 _H	UART 波特率寄存器
UART_TBW	0008 _H	UART 发送数据写入寄存器
UART_RBR	000C _H	UART 接收数据读取寄存器
UART_TB01	0010 _H	UART 发送缓冲寄存器 0/1
UART_TB23	0014 _H	UART 发送缓冲寄存器 2/3
UART_RB01	0018 _H	UART 接收缓冲寄存器 0/1
UART_RB23	001C _H	UART 接收缓冲寄存器 2/3
UART_IE	0020 _H	UART 中断使能寄存器
UART_IF	0024 _H	UART 中断标志寄存器

3.4.11 EUART0/1 寄存器列表

EUART 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
EUART0 基地址: 4000_7000 _H		
EUART1 基地址: 4000_7400_H		
EUART_CON	0000 _H	EUART 控制寄存器
EUART_BRR	0004 _H	EUART 波特率寄存器

EUART 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
EUART_TBW	0008 _H	EUART 发送数据写入寄存器
EUART_RBR	000C _H	EUART 接收数据读取寄存器
EUART_TB01	0010 _H	EUART 发送缓冲寄存器 0/1
EUART_TB23	0014 _H	EUART 发送缓冲寄存器 2/3
EUART_RB01	0018 _H	EUART 接收缓冲寄存器 0/1
EUART_RB23	001C _H	EUART 接收缓冲寄存器 2/3
EUART_IE	0020 _H	EUART 中断使能寄存器
EUART_IF	0024 _H	EUART 中断标志寄存器
EUART_MOD	0030 _H	EUART 7816 模式控制寄存器

3.4.12 SPI寄存器列表

SPI 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
SPI 基地址: 4000_8000 _H		
SPI_CON	0000 _H	SPI 控制寄存器
SPI_TBW	0008 _H	SPI 发送数据写入寄存器
SPI_RBR	000C _H	SPI 接收数据读取寄存器
SPI_IE	0010 _H	SPI 中断使能寄存器
SPI_IF	0014 _H	SPI 中断标志寄存器
SPI_TB	0018 _H	SPI 发送缓冲寄存器
SPI_RB	001C _H	SPI 接收缓冲寄存器
SPI_STA	0020 _H	SPI 状态寄存器

3.4.13 I2C寄存器列表

I2C 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
I2C 基地址: 4000_9000 _H		
I2C_CON	0000 _H	I2C 控制寄存器
I2C_MOD	0004 _H	I2C 工作模式寄存器
I2C_IE	0008 _H	I2C 中断使能寄存器
I2C_IF	000C _H	I2C 中断标志寄存器
I2C_TBW	0010 _H	I2C 发送数据写入寄存器
I2C_RBR	0014 _H	I2C 接收数据读取寄存器
I2C_TB	0018 _H	I2C 发送缓冲寄存器

I2C_RB	001C _H	I2C 接收缓冲寄存器
I2C_STA	0020 _H	I2C 状态寄存器

3.4.14 外设寄存器位带扩展

外设寄存器位带扩展功能，对外设寄存器的每个 bit，都赋予了一个扩展地址，通过该扩展地址，可直接访问其对应的寄存器位，从而极大的方便了对外设寄存器的位读写操作。对于外设寄存器的某个 bit，记它所在字节地址为 A，位序号为 N (0≤N≤7)，外设寄存器位带扩展映射区的基地址为 0x4200_0000，则该 bit 的位带扩展地址为：

$$\text{AliasAddress_A_N} = 0x4200_0000 + (A - 0x4000_0000) \times 32 + N \times 4$$

GPIO 端口寄存器 GPIO_PADIRS, GPIO_PADIRC, GPIO_PADIRI, GPIO_PAS, GPIO_PAC, GPIO_PAI, GPIO_PBDIRS, GPIO_PBDIRC, GPIO_PBDIRI, GPIO_PBS, GPIO_PBC, GPIO_PBI, GPIO_PCDIRS, GPIO_PCDIRC, GPIO_PCDIRI, GPIO_PCS, GPIO_PCC, GPIO_PCI, 用于实现对 GPIO 端口方向控制寄存器和数据寄存器的位操作，这些端口位操作寄存器不再支持位带扩展访问。除上述寄存器外，其它外设寄存器均支持位带扩展访问操作。

RTC 模块里的 RTC_WA, RTC_DA, RTC_HOUR 也不支持位带扩展访问。

3.5 内核寄存器

3.5.1 系统定时器（SYSTICK）寄存器列表

SYSTICK 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
SYSTICK 基地址: E000_E000 _H		
SYST_CSR	0010 _H	SYSTICK 控制和状态寄存器
SYST_RVR	0014 _H	SYSTICK 重装值寄存器
SYST_CVR	0018 _H	SYSTICK 当前值寄存器
SYST_CALIB	001C _H	SYSTICK 校准值寄存器

3.5.2 中断控制器（NVIC）寄存器列表

NVIC 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
NVIC 基地址: E000_E100 _H		
NVIC_ISER	0000 _H	IRQ0~31 置中断请求使能寄存器
NVIC_ICER	0080 _H	IRQ0~31 清中断请求使能寄存器
NVIC_ISPR	0100 _H	IRQ0~31 置中断挂起寄存器
NVIC_ICPR	0180 _H	IRQ0~31 清中断挂起寄存器
NVIC_PR0	0300 _H	IRQ0~3 优先级控制寄存器
NVIC_PR1	0304 _H	IRQ4~7 优先级控制寄存器
NVIC_PR2	0308 _H	IRQ8~11 优先级控制寄存器
NVIC_PR3	030C _H	IRQ12~15 优先级控制寄存器
NVIC_PR4	0310 _H	IRQ16~19 优先级控制寄存器
NVIC_PR5	0314 _H	IRQ20~23 优先级控制寄存器
NVIC_PR6	0318 _H	IRQ24~27 优先级控制寄存器
NVIC_PR7	031C _H	IRQ28~31 优先级控制寄存器

3.5.3 系统控制块（SCB）寄存器列表

SCB 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
SCB 基地址: E000_ED00 _H		
CPUID	0000 _H	CPUID 寄存器
ICSR	0004 _H	中断控制和状态寄存器
AIRCR	000C _H	应用中断和复位控制寄存器
SCR	0010 _H	系统控制寄存器
CCR	0014 _H	配置和控制寄存器
SHPR2	001C _H	系统处理程序优先级寄存器 2
SHPR3	0020 _H	系统处理程序优先级寄存器 3

第 4 章 MCU—输入输出端口

4.1 概述

本芯片的内部 MCU 支持最大支持 72 个双向 I/O 端口，其中可用端口 36 个，外部可用端口 31 个。

所有 I/O 端口都是 TTL 施密特输入和 CMOS 输出驱动。每个 I/O 端口的功能由端口复用选择寄存器 GPIO_PAFUNC/GPIO_PBFUNC/GPIO_PCFUNC 配置。

每个 I/O 端口最多可有四种复用功能 (FUN0, FUN1, FUN2, FUN3)，通过端口复用选择寄存器 GPIO_PAFUNC/GPIO_PBFUNC/GPIO_PCFUNC 进行配置。

当 I/O 端口配置为复用功能 FUN0 时，作为通用数字 I/O 端口，其输入输出状态由端口方向控制寄存器 GPIO_PADIR/GPIO_PBDIR/GPIO_PCDIR 配置。当 I/O 端口处于输出状态时，其电平由端口数据寄存器 GPIO_PA/GPIO_PB/GPIO_PC 决定，1 为高电平，0 为低电平；当 I/O 端口处于输入状态时，其电平状态可通过读取端口数据寄存器 GPIO_PA/GPIO_PB/GPIO_PC 获得；当 I/O 端口处于输入状态时，端口输入不允许处于悬空状态，必须输入高电平或低电平。

当 I/O 端口配置为复用功能 FUN1 或 FUN2 时，作为芯片外设功能模块的复用端口，其输入输出状态由外设功能模块决定，此时端口方向控制寄存器 GPIO_PADIR/GPIO_PBDIR/GPIO_PCDIR 的配置无效；当 I/O 端口处于输入状态时，端口输入不允许处于悬空状态，必须输入高电平或低电平。

当 I/O 端口配置为复用功能 FUN3 时，作为模拟端口，禁止其数字端口功能。当 IO 端口在应用中悬空时，建议配置为复用功能 FUN3。

每个 I/O 端口均支持弱上拉和弱下拉，由端口弱上/下拉使能寄存器 GPIO_PAPUEN/GPIO_PBPDEN/GPIO_PCPDEN 和 GPIO_PAPDEN/GPIO_PBPDEN/GPIO_PCPDEN 控制使能。

支持 2 个大电流驱动口 PA12、PA24，最大灌电流能力 20mA。（注：这两个端口并未引出，所以不可用）

支持 8 个外部端口中断 (PINT0~PINT7)，每个 PINT 可以从 8 个 I/O 端口输入中选择一个作为其中断源。

4.2 结构框图




图 4-1 I/O 端口电路结构框图

4.3 外部端口中断

支持 8 个外部端口中断 (PINT0~PINT7)，每个中断均可以从 8 个 I/O 端口输入中选择一个作为其中断源 PINTIN。

输入屏蔽使能位 $PMASK<7:0>$ ，可对每个中断源输入 PINTIN 进行屏蔽。屏蔽使能时，不论 PINTIN 输入如何变化，GPIO_PIF 寄存器中的中断标志位 $PINTIF<7:0>$ 均保持不变。

GPIO_PIE 寄存器中的中断使能位 $PINTIE<7:0>$ ，可对每个外部端口中断标志 $PINTIF<7:0>$ 是否触发外部端口中断请求，进行配置。

外部端口中断配置寄存器 GPIO_PCFG，可对每个中断源的触发方式进行配置，根据端口电平变化的不同状态，触发中断。切换中断源触发方式时，需先屏蔽中断源输入，避免误产生中断；或先禁止外部端口中断，并在切换完成后，对中断标志进行清零。

被选择作为中断源的 I/O 端口，其复用设置不能设为复用功能 FUN3 模拟端口使用。




图 4-2 PINT0 外部端口中断电路结构示意图

PINT	SEL0	SEL1	SEL2	SEL3	SEL4	SEL5	SEL6	SEL7
PINT0	PA0	PA8	PA16	PA24	PB0	PB8	PB16	—
PINT1	PA1	PA9	PA17	PA25	PB1	PB9	PB17	—
PINT2	PA2	PA10	PA18	PA26	PB2	PB10	PB18	—
PINT3	PA3	PA11	PA19	PA27	PB3	PB11	PB19	—
PINT4	PA4	PA12	PA20	PA28	PB4	PB12	PB20	—
PINT5	PA5	PA13	PA21	PA29	PB5	PB13	PB21	—
PINT6	PA6	PA14	PA22	PA30	PB6	PB14	PB22	—
PINT7	PA7	PA15	PA23	PA31	PB7	PB15	PB23	—

表 4-1 PINT 选择对应列表

4.4 特殊功能寄存器

GPIO 保护寄存器 (GPIO_PROT)

偏移地址: FC_H

复位值: 00000000_00000000_00000000_00000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															GPIO_PROT

—	bit31-0	W	写 0x78879669 时位 PROT 位为 0; 写其它值时位 PROT 位为 1
PROT	bit0	R	GPIO 写保护位 0: 写保护关闭 1: 写保护使能

注 1: 只有以字方式对 GPIO_PROT 寄存器写入 0x78879669 才能关闭写保护, 其他任何对 GPIO_PROT 寄存器的写操作都将使能写保护功能。

注 2: GPIO_PROT 保护的 GPIO 寄存器为 GPIO_PAFUN0, GPIO_PAFUN1, GPIO_PAFUN2, GPIO_PAFUN3, GPIO_PBFUN0, GPIO_PBFUN1, GPIO_PBFUN2, GPIO_PAPUEN, GPIO_PBPUEEN, GPIO_PAPDEN, GPIO_PBPDEN 和 GPIO_TXPC。

注 3: GPIO 寄存器写保护使能后, 被保护的寄存器无法被写入, 但仍可被读取。

PA 端口方向控制寄存器 (GPIO_PADIR)

偏移地址: 00_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIR<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIR<15:0>															

DIR<31:0>	bit31-0	R/W	PA 端口方向控制位 0: 输出 1: 输入
-----------	---------	-----	-------------------------------------

PA 端口方向控制置位寄存器 (GPIO_PADIRS)

偏移地址: 04_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIRS<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRDS<15:0>															

DIRS<31:0>	bit31-0	W	PA 端口方向控制置位选择 0: 不改变端口方向 1: 端口方向设置为输入
------------	---------	---	--

PA 端口方向控制清零寄存器 (GPIO_PADIRC)

偏移地址: 08_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIRC<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRC<15:0>															

DIRC<31:0>	bit31-0	W	PA 端口方向控制清零选择 0: 不改变端口方向 1: 端口方向设置为输出
------------	---------	---	--

PA 端口方向控制取反寄存器 (GPIO_PADIRI)

偏移地址: 0C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIRI<31:16>															


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRI<15:0>															

DIRI<31:0>	bit31-0	W	PA 端口方向控制取反选择 0: 不改变端口方向 1: 端口方向取反
------------	---------	---	---

PA 端口数据寄存器 (GPIO_PA)

偏移地址: 10_H

复位值: XXXXXXXX_XXXXXXX_XXXXXXX_XXXXXXX_B




DATA<31:0>	bit31-0	R/W	PA 端口输入/输出电平 0: 低电平 1: 高电平
------------	---------	-----	---

注: 对 GPIO_PA 寄存器, 写操作时, 实际是写 PA 端口输出的数据; 读操作时, 实际是读取 PA 端口的电平状态。

PA 端口数据置位寄存器 (GPIO_PAS)

偏移地址: 14_H

复位值: XXXXXXXX_XXXXXXX_XXXXXXX_XXXXXXX_B




DATAS<31:0>	bit31-0	W	PA 端口输出置位选择 0: 不改变输出电平 1: 相应端口输出高电平
-------------	---------	---	--

PA 端口数据清零寄存器 (GPIO_PAC)

偏移地址: 18_H

复位值: XXXXXXXX_XXXXXXX_XXXXXXX_XXXXXXX_B



DATAC<31:0>	bit31-0	W	PA 端口输出清零选择 0: 不改变输出电平 1: 相应端口输出低电平
-------------	---------	---	--

PA 端口数据取反寄存器 (GPIO_PA1)

偏移地址: 1C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATAI <15:0>															

DATAI<31:0>	bit31-0	W	PA 端口输出取反选择 0: 不改变输出电平 1: 相应端口输出取反
-------------	---------	---	---

PA[7:0]端口复用选择寄存器 (GPIO_PAFUN0)

偏移地址: 20_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PA7<1:0>	保留	保留	保留	PA6<1:0>	保留	保留	保留	PA5<1:0>	保留	保留	保留	保留	PA4<1:0>	保留
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PA3<1:0>	保留	保留	保留	PA2<1:0>	保留	保留	保留	PA1<1:0>	保留	保留	保留	保留	PA0<1:0>	保留

—	bit31-30	—	—
PA7<1:0>	bit29-28	R/W	PA7 复用选择位 00~11: FUN0~FUN3
—	bit27-26	—	—
PA6<1:0>	bit25-24	R/W	PA6 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PA5<1:0>	bit21-20	R/W	PA5 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PA4<1:0>	bit17-16	R/W	PA4 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PA3<1:0>	bit13-12	R/W	PA3 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PA2<1:0>	bit9-8	R/W	PA2 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PA1<1:0>	bit5-4	R/W	PA1 复用选择位 00~11: FUN0~FUN3

—	bit3-2	—	—
PA0<1:0>	bit1-0	R/W	PA0 复用选择位 00~11: FUN0~FUN3

PA[15:8]端口复用选择寄存器 (GPIO_PAFUN1)

偏移地址: 24_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PA15<1:0>	保留													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PA11<1:0>	保留													

—	bit31-30	—	—
PA15<1:0>	bit29-28	R/W	PA15 复用选择位 00~11: FUN0~FUN3
—	bit27-26	—	—
PA14<1:0>	bit25-24	R/W	PA14 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PA13<1:0>	bit21-20	R/W	PA13 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PA12<1:0>	bit17-16	R/W	PA12 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PA11<1:0>	bit13-12	R/W	PA11 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PA10<1:0>	bit9-8	R/W	PA10 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PA9<1:0>	bit5-4	R/W	PA9 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PA8<1:0>	bit1-0	R/W	PA8 复用选择位 00~11: FUN0~FUN3

PA[23:16]端口复用选择寄存器 (GPIO_PAFUN2)

偏移地址: 28_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	保留	PA23<1:0>	保留	保留	保留	PA22<1:0>	保留	保留	保留	PA21<1:0>	保留	保留	保留	保留	PA20<1:0>
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留

—	bit31-30	—	—
PA23<1:0>	bit29-28	R/W	PA23 复用选择位 00~11: FUN0~FUN3
—	bit27-26	—	—
PA22<1:0>	bit25-24	R/W	PA22 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PA21<1:0>	bit21-20	R/W	PA21 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PA20<1:0>	bit17-16	R/W	PA20 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PA19<1:0>	bit13-12	R/W	PA19 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PA18<1:0>	bit9-8	R/W	PA18 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PA17<1:0>	bit5-4	R/W	PA17 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PA16<1:0>	bit1-0	R/W	PA16 复用选择位 00~11: FUN0~FUN3

PA[31:24]端口复用选择寄存器 (GPIO_PAFUN3)

偏移地址: 2C_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															

—	bit31-30	—	—
PA31<1:0>	bit29-28	R/W	PA31 复用选择位 00~11: FUN0~FUN3
—	bit27-26	—	—
PA30<1:0>	bit25-24	R/W	PA30 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PA29<1:0>	bit21-20	R/W	PA29 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PA28<1:0>	bit17-16	R/W	PA28 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PA27<1:0>	bit13-12	R/W	PA27 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PA26<1:0>	bit9-8	R/W	PA26 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PA25<1:0>	bit5-4	R/W	PA25 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PA24<1:0>	bit1-0	R/W	PA24 复用选择位 00~11: FUN0~FUN3

PA 端口弱上拉使能寄存器 (GPIO_PAPUEN)

偏移地址: 30_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PUEN <31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PUEN <15:0>															

PUEN<31:0>	bit31-0	R/W	PA 端口弱上拉使能位 0: 禁止 1: 使能
------------	---------	-----	--------------------------------------

PA 端口弱下拉使能寄存器 (GPIO_PAPDEN)

偏移地址: 34_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PDEN <31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PDEN <15:0>															

PDEN<31:0>	bit31-0	R/W	PA 端口弱下拉使能位 0: 禁止 1: 使能
------------	---------	-----	--------------------------------------

PA 端口输出开漏使能寄存器 (GPIO_PAOD)

偏移地址: 38_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OD <31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OD <15:0>															

OD<31:0>	bit31-0	R/W	PA 输出开漏使能位 0: 禁止 1: 使能
----------	---------	-----	-------------------------------------

PB 端口方向控制寄存器 (GPIO_PBDIR)

偏移地址: 80_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								DIR<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIR<15:0>															

—	bit31-24	—	—
DIR<23:0>	bit23-0	R/W	PB 端口方向控制位 0: 输出 1: 输入

PB 端口方向控制置位寄存器 (GPIO_PBDIRS)

偏移地址: 84_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								DIRS<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRS<15:0>															

—	bit31-24	—	—
DIRS<23:0>	bit23-0	W	PB 端口方向控制置位选择 0: 不改变端口方向 1: 端口方向设置为输入

PB 端口方向控制清零寄存器 (GPIO_PBDIRC)

偏移地址: 88_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								DIRC<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRC<15:0>															

DIRC<23:0>	bit23-0	W	PB 端口方向控制清零选择 0: 不改变端口方向 1: 端口方向设置为输出
—	bit31-24	—	—

PB 端口方向控制取反寄存器 (GPIO_PBDIRI)

偏移地址: 8C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								DIRI<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRI<15:0>															

—	bit31-24	—	—
DIRI<23:0>	bit23-0	W	PB 端口方向控制取反选择 0: 不改变端口方向 1: 端口方向取反

PB 端口数据寄存器 (GPIO_PB)

偏移地址: 90H

复位值: 00000000_XXXXXXXX_XXXXXXXX_XXXXXXXX_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								DATA<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA<15:0>															

—	bit31-24	—	—
DATA<23:0>	bit23-0	R/W	PB 端口输入/输出电平 0: 低电平 1: 高电平

注: 对 GPIO_PB 寄存器, 写操作时, 实际是写 PB 端口输出的数据; 读操作时, 实际是读取 PB 端口的电平状态。

PB 端口数据置位寄存器 (GPIO_PBS)

偏移地址: 94H

复位值: XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								DATAS<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATAS<15:0>															

—	bit31-24	—	—
DATAS<23:0>	bit23-0	W	PB 端口输出置位选择 0: 不改变输出电平 1: 相应端口输出高电平

PB 端口数据清零寄存器 (GPIO_PBC)

偏移地址: 98H

复位值: XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								DATAC<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATAC<15:0>															

—	bit31-24	—	—
DATAC<23:0>	bit23-0	W	PB 端口输出清零选择 0: 不改变输出电平 1: 相应端口输出低电平

PB 端口输出取反寄存器 (GPIO_PBI)

偏移地址: 9CH

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								DATAI<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATAI<15:0>															

—	bit31-24	—	—
DATAI<23:0>	bit23-0	W	PB 端口输出取反选择 0: 不改变输出电平 1: 相应端口输出取反

PB[7:0]端口复用选择寄存器 (GPIO_PBFUN0)

偏移地址: A0H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PB7<1:0>	保留	保留	保留	PB6<1:0>	保留	保留	保留	PB5<1:0>	保留	保留	保留	保留	PB4<1:0>	保留
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PB3<1:0>	保留	保留	保留	PB2<1:0>	保留	保留	保留	PB <1:0>	保留	保留	保留	保留	PB0<1:0>	保留

—	bit31-30	—	—
PB7<1:0>	bit29-28	R/W	PB7 复用选择位 00~11: FUN0~FUN3
—	bit27-26	—	—
PB6<1:0>	bit25-24	R/W	PB6 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PB5<1:0>	bit21-20	R/W	PB5 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PB4<1:0>	bit17-16	R/W	PB4 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PB3<1:0>	bit13-12	R/W	PB3 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PB2<1:0>	bit9-8	R/W	PB2 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PB1<1:0>	bit5-4	R/W	PB1 复用选择位

—	bit3-2	—	00~11: FUN0~FUN3
PB0<1:0>	bit1-0	R/W	PB0 复用选择位 00~11: FUN0~FUN3

PB[15:8]端口复用选择寄存器 (GPIO_PBFUN1)

偏移地址: A4_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PB15<1:0>	保留	保留	保留	PB14<1:0>	保留	保留	保留	PB13<1:0>	保留	保留	保留	保留	PB12<1:0>	保留
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	保留	PB11<1:0>	保留	保留	保留	PB10<1:0>	保留	保留	保留	PB9<1:0>	保留	保留	保留	保留	PB8<1:0>

—	bit31-30	—	—
PB15<1:0>	bit29-28	R/W	PB15 复用选择位 00~11: FUN0~FUN3
—	bit27-26	—	—
PB14<1:0>	bit25-24	R/W	PB14 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PB13<1:0>	bit21-20	R/W	PB13 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PB12<1:0>	bit17-16	R/W	PB12 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PB11<1:0>	bit13-12	R/W	PB11 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PB10<1:0>	bit9-8	R/W	PB10 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PB9<1:0>	bit5-4	R/W	PB9 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PB8<1:0>	bit1-0	R/W	PB8 复用选择位 00~11: FUN0~FUN3

PB[23:16]端口复用选择寄存器 (GPIO_PBFUN2)

偏移地址: A8_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PB23<1:0>		保留	PB22<1:0>		保留	PB21<1:0>		保留	PB20<1:0>		保留	PB19<1:0>		保留
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PB19<1:0>		保留	PB18<1:0>		保留	PB17<1:0>		保留	PB16<1:0>		保留	PB16<1:0>		保留

—	bit31-30	—	—
PB23<1:0>	bit29-28	R/W	PB23 复用选择位 00~11: FUN0~FUN3
—	bit27-26	—	—
PB22<1:0>	bit25-24	R/W	PB22 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PB21<1:0>	bit21-20	R/W	PB21 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PB20<1:0>	bit17-16	R/W	PB20 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PB19<1:0>	bit13-12	R/W	PB19 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PB18<1:0>	bit9-8	R/W	PB18 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PB17<1:0>	bit5-4	R/W	PB17 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PB16<1:0>	bit1-0	R/W	PB16 复用选择位 00~11: FUN0~FUN3

PB 端口输入弱上拉使能寄存器 (GPIO_PBUEN)

偏移地址: B0_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								PUEN<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PUEN <15:0>															

—	bit31-24	—	—
PUEN<23:0>	bit23-0	R/W	PB 端口弱上拉使能位 0: 禁止 1: 使能

PB 端口输入弱下拉使能寄存器 (GPIO_PBPDEN)

偏移地址: B4_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								PDEN <23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PDEN <15:0>															

—	bit31-24	—	—
PDEN<23:0>	bit23-0	R/W	PB 端口弱下拉使能位 0: 禁止 1: 使能

PB 端口输出开漏使能寄存器 (GPIO_PBOD)

偏移地址: B8_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								OD<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OD<15:0>															

—	bit31-24	—	—
OD<23:0>	bit23-0	R/W	PB 输出开漏使能位 0: 禁止 1: 使能

PB 端口 SMIT 窗口选择寄存器 (GPIO_PBSMITSEL)

偏移地址: C0_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								SMITSEL<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															

—	bit31-24	—	—
SMITSEL<7:0>	bit23-16	R/W	PB 端口 SIMT 窗口选择位 (仅支持 PB23~PB16)

—	bit15-0	—	1: VIL=0.8V VIH=2V 0: VIL=1.5V VIH=3V
---	---------	---	--

PC 端口方向控制寄存器 (GPIO_PCDIR)

偏移地址: 0100_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIR<15:0>															

—	bit31-16	—	—
DIR<15:0>	Bit15-0	R/W	PC 端口方向控制位 0: 输出 1: 输入

PC 端口方向控制置位寄存器 (GPIO_PCDIRS)

偏移地址: 0104_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRS<15:0>															

—	bit31-16	—	—
DIRS<15:0>	Bit15-0	W	PC 端口方向控制置位选择 0: 不改变端口方向 1: 端口方向设置为输入

PC 端口方向控制清零寄存器 (GPIO_PCDIRC)

偏移地址: 0108_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRC<15:0>															

—	bit31-16	—	—
DIRC<15:0>	Bit15-0	W	PC 端口方向控制清零选择

			0: 不改变端口方向 1: 端口方向设置为输出
--	--	--	----------------------------

PC 端口方向控制取反寄存器 (GPIO_PCDIRI)

偏移地址: 010C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRI<15:0>															

—	bit31-16	—	—
DIRI<15:0>	Bit15-0	W	PC 端口方向控制取反选择 0: 不改变端口方向 1: 端口方向取反

PC 端口数据寄存器 (GPIO_PC)

偏移地址: 0110_H

复位值: 00000000_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA<15:0>															

—	bit31-16	—	—
DATA<15:0>	Bit15-0	R/W	PC 端口输入/输出电平 0: 低电平 1: 高电平

注: 对 GPIO_PC 寄存器, 写操作时, 实际是写 PC 端口输出的数据; 读操作时, 实际是读取 PB 端口的电平状态。

PC 端口数据置位寄存器 (GPIO_PCS)

偏移地址: 0114_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATAS<15:0>															

—	bit31-16	—	—
DATAS<15:0>	Bit15-0	W	PC 端口输出置位选择

			0: 不改变输出电平 1: 相应端口输出高电平
--	--	--	----------------------------

PC 端口数据清零寄存器 (GPIO_PCC)

偏移地址: 0118_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA<15:0>															

—	bit31-16	—	—
DATA<15:0>	Bit15-0	W	PC 端口输出清零选择 0: 不改变输出电平 1: 相应端口输出低电平

PC 端口输出取反寄存器 (GPIO_PCI)

偏移地址: 011C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA<15:0>															

—	bit31-16	—	—
DATA<15:0>	Bit15-0	W	PC 端口输出取反选择 0: 不改变输出电平 1: 相应端口输出取反

PC[7:0]端口复用选择寄存器 (GPIO_PCFUN0)

偏移地址: 0120_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PC7<1:0>		保留	PC6<1:0>		保留	PC5<1:0>		保留	PC4<1:0>					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PC3<1:0>		保留	PC2<1:0>		保留	PC <1:0>		保留	PC0<1:0>					

—	bit31-30	—	—
PC7<1:0>	bit29-28	R/W	PC7 复用选择位

			00~11: FUN0~FUN3
—	bit27-26	—	—
PC6<1:0>	bit25-24	R/W	PC6 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PC5<1:0>	bit21-20	R/W	PC5 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PC4<1:0>	bit17-16	R/W	PC4 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PC3<1:0>	bit13-12	R/W	PC3 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PC2<1:0>	bit9-8	R/W	PC2 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PC1<1:0>	bit5-4	R/W	PC1 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PC0<1:0>	bit1-0	R/W	PC0 复用选择位 00~11: FUN0~FUN3

PC[15:8]端口复用选择寄存器 (GPIO_PCFUN1)

偏移地址: 0124_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PC15<1:0>	保留	保留	保留	PC14<1:0>	保留	保留	保留	保留	PC13<1:0>	保留	保留	保留	保留	PC12<1:0>
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	保留	PC11<1:0>	保留	保留	保留	保留	保留	保留	保留	保留	PC9<1:0>	保留	保留	保留	PC8<1:0>

—	bit31-30	—	—
PC15<1:0>	bit29-28	R/W	PC15 复用选择位 00~11: FUN0~FUN3
—	bit27-26	—	—
PC14<1:0>	bit25-24	R/W	PC14 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PC13<1:0>	bit21-20	R/W	PC13 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—

PC12<1:0>	bit17-16	R/W	PC12 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PC11<1:0>	bit13-12	R/W	PC11 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PC10<1:0>	bit9-8	R/W	PC10 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PC9<1:0>	bit5-4	R/W	PC9 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PC8<1:0>	bit1-0	R/W	PC8 复用选择位 00~11: FUN0~FUN3

PC 端口输入弱上拉使能寄存器 (GPIO_PCPUEN)

偏移地址: 0130_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PUEN <15:0>															

—	bit31-16	—	—
PUEN<15:0>	Bit15-0	R/W	PC 端口弱上拉使能位 0: 禁止 1: 使能

PC 端口输入弱下拉使能寄存器 (GPIO_PCPDEN)

偏移地址: 0134_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PDEN <15:0>															

—	bit31-16	—	—
PDEN<15:0>	Bit15-0	R/W	PC 端口弱下拉使能位 0: 禁止 1: 使能

PC 端口输出开漏使能寄存器 (GPIO_PCOD)

偏移地址: 0138_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OD<15:0>															

—	bit31-16	—	—
OD<15:0>	Bit15-0	R/W	PC 输出开漏使能位 0: 禁止 1: 使能

PINT 中断使能寄存器 (GPIO_PIE)

偏移地址: 00_H

复位值: 00000000_00000000_11111111_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMASK<7:0>								PINTIE<7:0>							

—	bit31-16	—	—
PMASK<7:0>	bit15-8	R/W	PINT 中断源屏蔽控制位 0: 不屏蔽 1: 屏蔽
PINTIE<7:0>	bit7-0	R/W	PINT 中断使能位 0: 禁止 1: 使能

PINT 中断标志寄存器 (GPIO_PIF)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PINTIF<7:0>							

—	bit31-8	—	—
PINTIF<7:0>	bit7-0	R/W	PINT 中断标志位 0: 无中断

			1: 有中断 软件写 1 清除中断标志位, 写 0 无效
--	--	--	---------------------------------

注: 对 GPIO_PIF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

PINT0~7 中断源选择寄存器 (GPIO_PSEL)

偏移地址: 08_H

复位值: 00000000_00000000_00000001_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PINT7SEL<2:0>	保留	PINT6SEL<2:0>	保留	PINT5SEL<2:0>	保留	PINT4SEL<2:0>	保留	PINT3SEL<2:0>	保留	PINT2SEL<2:0>	保留	PINT1SEL<2:0>	保留	PINT0SEL<2:0>
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PINT3SEL<2:0>	保留	PINT2SEL<2:0>	保留	PINT1SEL<2:0>	保留	PINT0SEL<2:0>								

—	bit31	—	—
PINT7SEL<2:0>	bit30-28	R/W	PINT7 输入选择位 000~111: SEL0~SEL7
—	bit27	—	—
PINT6SEL<2:0>	bit26-24	R/W	PINT6 输入选择位 000~111: SEL0~SEL7
—	bit23	—	—
PINT5SEL<2:0>	bit22-20	R/W	PINT5 输入选择位 000~111: SEL0~SEL7
—	bit19	—	—
PINT4SEL<2:0>	bit18-16	R/W	PINT4 输入选择位 000~111: SEL0~SEL7
—	bit15	—	—
PINT3SEL<2:0>	bit14-12	R/W	PINT3 输入选择位 000~111: SEL0~SEL7
—	bit11	—	—
PINT2SEL<2:0>	bit10-8	R/W	PINT2 输入选择位 000~111: SEL0~SEL7
—	bit7	—	—
PINT1SEL<2:0>	bit6-4	R/W	PINT1 输入选择位 000~111: SEL0~SEL7
—	bit3	—	—
PINT0SEL<2:0>	bit2-0	R/W	PINT0 输入选择位 000~111: SEL0~SEL7

PINT 中断配置寄存器 (GPIO_PCFG)

偏移地址: 0C_H

复位值: 00000000_00000000_00000001_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PINT7CFG<2:0>			保留	PINT6CFG<2:0>			保留	PINT5CFG<2:0>			保留	PINT4CFG<2:0>		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PINT3CFG<2:0>			保留	PINT2CFG<2:0>			保留	PINT1CFG<2:0>			保留	PINT0CFG<2:0>		

—	bit31	—	—
PINT7CFG<2:0>	bit30-28	R/W	PINT7 配置位 000: 上升沿 001: 下降沿 010: 高电平 011: 低电平 1xx: 上升沿和下降沿
—	bit27	—	—
PINT6CFG<2:0>	bit26-24	R/W	PINT6 配置位 000: 上升沿 001: 下降沿 010: 高电平 011: 低电平 1xx: 上升沿和下降沿
—	bit23	—	—
PINT5CFG<2:0>	bit22-20	R/W	PINT5 配置位 000: 上升沿 001: 下降沿 010: 高电平 011: 低电平 1xx: 上升沿和下降沿
—	bit19	—	—
PINT4CFG<2:0>	bit18-16	R/W	PINT4 配置位 000: 上升沿 001: 下降沿 010: 高电平 011: 低电平 1xx: 上升沿和下降沿
—	bit15	—	—
PINT3CFG<2:0>	bit14-12	R/W	PINT3 配置位 000: 上升沿 001: 下降沿 010: 高电平

			011: 低电平 1xx: 上升沿和下降沿
—	bit11	—	—
PINT2CFG<2:0>	bit10-8	R/W	PINT2 配置位 000: 上升沿 001: 下降沿 010: 高电平 011: 低电平 1xx: 上升沿和下降沿
—	bit7	—	—
PINT1CFG<2:0>	bit6-4	R/W	PINT1 配置位 000: 上升沿 001: 下降沿 010: 高电平 011: 低电平 1xx: 上升沿和下降沿
—	bit3	—	—
PINT0CFG<2:0>	bit2-0	R/W	PINT0 配置位 000: 上升沿 001: 下降沿 010: 高电平 011: 低电平 1xx: 上升沿和下降沿

第 5 章 MCU—外设

5.1 定时器/计数器

5.1.1 16 位定时器/计数器T16N (T16N0/T16N1/T16N2/T16N3)

以 T16N0 为例，T16N1/T16N2/T16N3 同 T16N0。

5.1.1.1 概述

- ◆ 支持定时/计数工作模式可配置
- ◆ 支持 1 组 16 位可配置定时/计数寄存器 T16N_CNT
- ◆ 支持 1 组 8 位可配置预分频计数匹配寄存器 T16N_PREMAT
- ◆ 支持 4 组 16 位计数匹配寄存器 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3，计数匹配后支持下列操作：
 - ◇ 产生中断
 - ◇ 支持 T16N_CNT 计数寄存器三种操作：保持，清 0，或继续计数
 - ◇ 支持 T16N0OUT0/T16N0OUT1 端口四种操作：保持，清 0，置 1，或取反
- ◆ 支持输入捕捉功能
 - ◇ 支持捕捉边沿可配置
 - ◇ 支持捕捉次数可配置
 - ◇ 支持输出调制功能 PWM

(注：PA23/T16N1OUT0 未引出，所以此管脚的 PWM 输出功能不可用)

5.1.1.2 结构框图




图 5-1 T16N 电路结构框图

5.1.1.3 T16N定时/计数功能

设置 T16N_CON0 寄存器的 MOD<1:0>=00 或 01，使 T16N 工作在定时/计数模式。

设置 T16N_CON0 寄存器的 EN=1，使能 T16N，计数值寄存器 T16N_CNT 从预设值开始累加计数。

设置 T16N_CON0 寄存器的 CS<1:0>位，选择计数时钟源。时钟源为内部时钟 PCLK 时，

为定时模式；时钟源为外部时钟 T16N0CK0/T16N0CK1 端口输入时，为计数模式。

设置 T16N_CON0 寄存器的 SYNC 位，选择外部时钟 T16N0CK0/T16N0CK1 是否被内部时钟 PCLK 同步。当选择外部时钟被同步时，为同步计数模式，否则为异步计数模式。同步计数模式时，T16N0CK0/T16N0CK1 端口输入的高/低电平脉宽必须分别大于 2 个 PCLK 时钟周期。

设置 T16N_CON0 寄存器的 EDGE<1:0>位，选择外部时钟计数方式：上升沿计数，下降沿计数，或上升/下降沿均计数，其中上升/下降沿均计数只适用于同步计数模式。

设置 T16N_CON0 寄存器的 MAT0S/MAT1S/MAT2S/MAT3S，选择计数匹配后 T16N_CNT 计数值寄存器的工作状态。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=00：当 T16N_CNT 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 时，继续累加计数，不产生中断，当计数到 0xFFFF 后，下一次累加计数溢出，T16N_CNT 的值为 0x0000，并产生中断，重新开始累加计数。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=01：当 T16N_CNT 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 时，计数值将保持，即在下一个计数时钟（经过预分频之后的时钟）到来时，T16N_CNT 不再累加计数，只产生中断。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=10：当 T16N_CNT 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 时，计数值在下一个计数时钟（经过预分频之后的时钟）到来时被清 0，并产生中断，重新开始累加计数。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=11：当 T16N_CNT 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 时，继续累加计数，并在下一个计数时钟（经过预分频之后的时钟）到来时，产生中断，当计数到 0xFFFF_H，下一次累加计数溢出，T16N_CNT 的值为 0x0000，并产生中断，重新开始累加计数。

当 T16N_CON1 寄存器的 MOE0=1 时，如果 T16N_CNT 的计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3，T16N0OUT0 端口输出翻转。

举例说明：T16N_CNT 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 后的工作方式

- 1) T16N_MAT0<15:0>=0x0002, T16N_CON0 寄存器的 MAT0S<1:0>=00, 继续计数, 不产生中断;
- 2) T16N_MAT1<15:0>=0x0004, T16N_CON0 寄存器的 MAT1S<1:0>=11, 继续计数, 产生中断;
- 3) T16N_MAT2<15:0>=0x0006, T16N_CON0 寄存器的 MAT2S<1:0>=10, 清 0, 产生中断, 重新计数。

预分频设置为 1:1, 采用内部 PCLK 时钟源。计数匹配功能示意图如下所示:




图 5-2 T16N 计数匹配功能示意图

5.1.1.4 T16N 输入捕捉功能

设置 T16N_CON0 寄存器的 MOD<1:0>=10，使 T16N 工作在捕捉模式。

在捕捉工作模式下，需设置 T16N_CON0 寄存器的 CS<1:0>=00，使 T16N_CNT 采用内部 PCLK 时钟源计数；并且设置 T16N_CON0 寄存器的 MAT0S/MAT1S/MAT2S/MAT3S <1:0>=00，计数匹配不影响 T16N_CNT 的工作。

对端口 T16N0IN0 和 T16N0IN1 的状态进行检测。

当 T16N0IN0 端口的状态变化符合所设定的捕捉事件时，将 T16N_CNT 和 T16N_PRECNT 的当前值分别装载到 T16N_MAT0 和 T16N_MAT2 寄存器中，产生 T16N 的 CAP0IF 中断，并将 T16N_CNT 和 T16N_PRECNT 清零。

当 T16N0IN1 端口的状态变化符合所设定的捕捉事件时，将 T16N_CNT 和 T16N_PRECNT 的当前值分别装载到 T16N_MAT1 和 T16N_MAT3 寄存器中，产生 T16N 的 CAP1IF 中断，并将 T16N_CNT 和 T16N_PRECNT 清零。

当 T16N_CNT 计数直到溢出时，仍未检测到设定的捕捉事件，T16N_CNT 的值被清零，并重新开始累加计数。

设置 T16N_CON1 寄存器的 CAPPE 位和 CAPNE 位，选择 T16N0IN0 和 T16N0IN1 端口信号的捕捉事件：捕捉上升沿，捕捉下降沿，捕捉上升沿/下降沿。

设置 T16N_CON1 寄存器的 CAPIS0 位，选择 T16N0IN0 是否作为捕捉输入端口；设置 T16N_CON1 寄存器的 CAPIS1 位，选择 T16N0IN1 是否作为捕捉输入端口；可同时选择两个端口作为捕捉输入端口。

设置 T16N_CON1 寄存器的 CAPT<3:0>位，可选择捕捉事件发生的次数。

当 T16N_CON1 寄存器的 MOE0=1 时，如果 T16N0IN0 端口捕捉事件发生，T16N0OUT0 端口输出翻转；

当 T16N_CON1 寄存器的 MOE1=1 时，如果 T16N0IN1 端口捕捉事件发生，T16N0OUT1 端口输出翻转。

举例说明：捕捉 T16N0IN0 端口上升沿/下降沿，捕捉 8 次；预分频设置为 1:1。

- 1) T16N_CON0 寄存器的 MOD<1:0>=10，CS<1:0>=00，MAT0S<1:0>=00；
- 2) T16N_CON1 寄存器的 CAPPE=1，CAPNE=1，CAPIS=1，CAPT<3:0>=0111。




图 5-3 T16N 捕捉功能示意图

在捕捉工作模式下，修改 T16N0 预分频器计数匹配寄存器 T16N0_PREMAT 时，预分频器计数不会被清零。因此，首次捕捉可以从一个非零预分频器计数开始。当捕捉事件匹配发生时，产生的中断标志位必须通过软件清除，并及时读取捕捉到 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 寄存器的值，在下次捕捉事件发生时，T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 寄存器会装载为新的计数值。

5.1.1.5 T16N 输出调制功能

设置 T16N_CON0 寄存器的 MOD<1:0>=11，使 T16N 工作在调制模式。

在调制工作模式下，需设置 T16N_CON0 寄存器的 CS<1:0>=00，使 T16N_CNT 采用内部 PCLK 时钟源计数。

设置 T16N_CON1 寄存器的 MOE0 位，选择 T16N0OUT0 是否使能为匹配输出端口，使能时启用 T16N_MAT0/T16N_MAT1 匹配寄存器和 T16N_CNT 进行匹配；设置 T16N_CON1 寄存器的 MOE1 位，选择 T16N0OUT1 是否使能为匹配输出端口，使能时启用 T16N_MAT2/T16N_MAT3 匹配寄存器和 T16N_CNT 进行匹配。

设置 T16N_CON1 寄存器 MOM0/MOM1，选择计数匹配发生时，对 T16N0OUT 端口的影响：保持，清 0，置 1，取反。

举例说明：在 T16N0OUT0 和 T16N0OUT1 端口，产生双边 PWM 波形。T16N_CON1 寄存器中：

MOE0=1, MOE1=1; T16N0OUT0 和 T16N0OUT1 匹配输出端口使能

MOM0<1:0>=10; T16N_MAT0 匹配, T16N0OUT0 输出高电平

MOM1<1:0>=01; T16N_MAT1 匹配, T16N0OUT0 输出低电平

MOM2<1:0>=10; T16N_MAT2 匹配, T16N0OUT1 输出高电平

MOM3<1:0>=01; T16N_MAT3 匹配, T16N0OUT1 输出低电平

T16N_MAT0 = 0x0002; T16N_MAT1 = 0x0004;

T16N_MAT2 = 0x0006; T16N_MAT3 = 0x0008;

T16N_CON0 寄存器的 MOD<1:0>=11; T16N 设置为调制输出, T16N_CON0 寄存器中:

MAT0S<1:0>=11; T16N_CNT 继续计数, 并产生中断

MAT1S<1:0>=11; T16N_CNT 继续计数, 并产生中断

MAT2S<1:0>=11; T16N_CNT 继续计数, 并产生中断

MAT3S<1:0>=10; T16N_CNT 清 0, 并产生中断




图 5-4 T16N 输出调制功能示意图

5.1.1.6 特殊功能寄存器

T16N 计数值寄存器 (T16N_CNT)

偏移地址: 00H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT<15:0>															

—	bit31-16	—	—
CNT<15:0>	bit 15-0	R/W	T16N计数值

T16N 控制寄存器 0 (T16N_CON0)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留															ASYWEN	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
MAT3S<1:0> >		MAT2S<1:0> >		MAT1S<1:0> >		MAT0S<1:0> >		MOD<1:0>		EDGE<1:0>		SYNC		CS<1:0>		EN

—	bit 31~17	—	未使用
ASYWEN	bit 16	R/W	外部时钟异步计数模式下，对计数器的写使能位 0: 禁止写 T16N_CNT 和 T16N_PRECNT，如果强制写，有可能写操作不成功 1: 使能写 T16N_CNT 和 T16N_PRECNT
MAT3S<1:0>	bit 15~14	R/W	T16N_CNT 匹配 T16N_MAT3 后的工作模式选择位 00: T16N_CNT 继续计数，不产生中断 01: T16N_CNT 保持，产生中断 10: T16N_CNT 清 0 并重新计数，产生中断 11: T16N_CNT 继续计数，产生中断
MAT2S<1:0>	bit 13~12	R/W	T16N_CNT 匹配 T16N_MAT2 后的工作模式选择位 00: T16N_CNT 继续计数，不产生中断 01: T16N_CNT 保持，产生中断 10: T16N_CNT 清 0 并重新计数，产生中断 11: T16N_CNT 继续计数，产生中断
MAT1S<1:0>	bit 11~10	R/W	T16N_CNT 匹配 T16N_MAT1 后的工作模式选择位 00: T16N_CNT 继续计数，不产生中断 01: T16N_CNT 保持，产生中断 10: T16N_CNT 清 0 并重新计数，产生中断 11: T16N_CNT 继续计数，产生中断
MAT0S<1:0>	bit 9~8	R/W	T16N_CNT 匹配 T16N_MAT0 后的工作模式选择位 00: T16N_CNT 继续计数，不产生中断 01: T16N_CNT 保持，产生中断 10: T16N_CNT 清 0 并重新计数，产生中断 11: T16N_CNT 继续计数，产生中断
MOD<1:0>	bit 7~6	R/W	工作模式选择位 00: 定时/计数模式 01: 定时/计数模式 10: 捕捉模式 11: 调制模式

EDGE<1:0>	bit 5~4	R/W	外部时钟计数边沿选择位 00: 上升沿计数 01: 下降沿计数 10: 上升沿/下降沿均计数 (仅同步计数模式) 11: 上升沿/下降沿均计数 (仅同步计数模式)
SYNC	bit 3	R/W	外部时钟同步使能位 0: 不同步外部时钟 T16N0CK0/T16N0CK1, 为异步计数模式 1: 通过 PCLK 对外部时钟 T16N0CK0/T16N0CK1 同步, 为同步计数模式, 外部时钟的高/低电平至少保持 2 个 PCLK 时钟周期
CS<1:0>	bit 2~1	R/W	T16N 计数时钟源选择位 00: 内部时钟 PCLK 01: 外部时钟 T16N0CK0 10: 外部时钟 T16N0CK1 11: 内部时钟 PCLK
EN	bit 0	R/W	T16N 使能位 0: 禁止 1: 使能

注: PCLK 为芯片内部外设模块时钟源, 时钟频率与芯片系统时钟频率相同。

T16N 控制寄存器 1 (T16N_CON1)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MOM3<1:0>	MOM2<1:0>	MOM1<1:0>	MOM0<1:0>	保留										MOE1	MOE0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								CAPT<3:0>			CAPIS1	CAPIS0	CAPNE	CAPPE	

MOM3<1:0>	bit31-30	R/W	T16N_MAT3 匹配后的端口 1 工作模式选择位 00: 匹配端口保持 01: 匹配端口清 0 10: 匹配端口置 1 11: 匹配端口取反
MOM2<1:0>	bit29-28	R/W	T16N_MAT2 匹配后的端口 1 工作模式选择位 00: 匹配端口保持 01: 匹配端口清 0 10: 匹配端口置 1 11: 匹配端口取反
MOM1<1:0>	bit27-26	R/W	T16N_MAT1 匹配后的端口 0 工作模式

			选择位 00: 匹配端口保持 01: 匹配端口清 0 10: 匹配端口置 1 11: 匹配端口取反
MOM0<1:0>	bit25-24	R/W	T16N_MAT0 匹配后的端口 0 工作模式选择位 00: 匹配端口保持 01: 匹配端口清 0 10: 匹配端口置 1 11: 匹配端口取反
—	bit23-18	—	—
MOE1	bit17	R/W	输出端口 1 使能位 0: 禁止 1: 使能
—	bit15-8	—	—
MOE0	bit16	R/W	输出端口 0 使能位 0: 禁止 1: 使能
CAPT<3:0>	bit7-4	R/W	捕捉次数控制位 0: 捕捉 1 次后, 产生装载动作 1: 捕捉 2 次后, 产生装载动作 2: 捕捉 3 次后, 产生装载动作 F: 捕捉 16 次后, 产生装载动作
CAPIS1	bit3	R/W	捕捉输入端口 1 使能位 0: 禁止 1: 使能
CAPIS0	bit2	R/W	捕捉输入端口 0 使能位 0: 禁止 1: 使能
CAPNE	bit1	R/W	下降沿捕捉使能位 0: 禁止 1: 使能
CAPPE	bit0	R/W	上升沿捕捉使能位 0: 禁止 1: 使能

T16N 预分频器计数值寄存器 (T16N_PRECNT)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PRECNT<7:0>							

—	bit31-8	—	—
PRECNT<7:0>	bit7-0	R/W	T16N预分频器计数值

T16N 预分频器计数比例寄存器 (T16N_PREMAT)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PREMAT<7:0>							

—	bit31-8	—	—
PREMAT<7:0>	bit7-0	R/W	预分频比例设置位 00: 预分频1: 1 01: 预分频1: 2 02: 预分频1: 3 FE: 预分频1: 255 FF: 预分频1: 256

T16N 中断使能寄存器 (T16N_IE)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								CAP1IE	CAP0IE	IE	MAT3IE	MAT2IE	MAT1IE	MAT0IE	

—	bit31-7	—	—
CAP1IE	bit6	R/W	输入端口 1 捕捉中断使能位 0: 禁止 1: 使能
CAP0IE	bit5	R/W	输入端口 0 捕捉中断使能位 0: 禁止 1: 使能
IE	bit4	R/W	匹配 0xFFFF 中断使能位 0: 禁止 1: 使能

MAT3IE	bit3	R/W	匹配 3 中断使能位 0: 禁止 1: 使能
MAT2IE	bit2	R/W	匹配 2 中断使能位 0: 禁止 1: 使能
MAT1IE	bit1	R/W	匹配 1 中断使能位 0: 禁止 1: 使能
MAT0IE	bit0	R/W	匹配 0 中断使能位 0: 禁止 1: 使能

T16N 中断标志寄存器 (T16N_IF)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									CAP1IF	CAP0IF	IF	MAT3IF	MAT2IF	MAT1IF	MAT0IF

—	bit31-7	—	—
CAP1IF	bit6	R/W	输入端口 1 捕捉成功中断标志位 0: 输入端口 1 捕捉未成功 1: 输入端口 1 捕捉成功 软件写 1 清标志位, 写 0 无效
CAP0IF	bit5	R/W	输入端口 0 捕捉成功中断标志位 0: 输入端口 0 捕捉未成功 1: 输入端口 0 捕捉成功 软件写 1 清标志位, 写 0 无效
IF	bit4	R/W	匹配 0xFFFF 中断标志位 0: 计数器值不等于 0xFFFF 1: 计数器值等于 0xFFFF 软件写 1 清标志位, 写 0 无效
MAT3IF	bit3	R/W	匹配 3 中断标志位 0: 计数器值与匹配寄存器 3 不相等 1: 计数器值与匹配寄存器 3 相等 软件写 1 清标志位, 写 0 无效
MAT2IF	bit2	R/W	匹配 2 中断标志位 0: 计数器值与匹配寄存器 2 不相等 1: 计数器值与匹配寄存器 2 相等 软件写 1 清标志位, 写 0 无效

MAT1IF	bit1	R/W	匹配 1 中断标志位 0: 计数器值与匹配寄存器 1 不相等 1: 计数器值与匹配寄存器 1 相等 软件写 1 清标志位, 写 0 无效
MAT0IF	bit0	R/W	匹配 0 中断标志位 0: 计数器值与匹配寄存器 0 不相等 1: 计数器值与匹配寄存器 0 相等 软件写 1 清标志位, 写 0 无效

注: 对 T16N_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

T16N 计数匹配寄存器 0 (T16N_MAT0)

偏移地址: 20_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT0<15:0>															

—	bit31-16	—	—
MAT0<15:0>	bit15-0	R/W	T16N计数匹配值0

T16N 计数匹配寄存器 1 (T16N_MAT1)

偏移地址: 24_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT1<15:0>															

—	bit31-16	—	—
MAT1<15:0>	bit15-0	R/W	T16N计数匹配值1

T16N 计数匹配寄存器 2 (T16N_MAT2)

偏移地址: 28_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT2<15:0>															

—	bit31-16	—	—
MAT2<15:0>	bit15-0	R/W	T16N计数匹配值2

T16N 计数匹配寄存器 3 (T16N_MAT3)

偏移地址: 2C_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT3<15:0>															

—	bit31-16	—	—
MAT3<15:0>	bit15-0	R/W	T16N计数匹配值3

5.1.1.7 T16N应用说明

芯片支持 4 个 16 位定时器/计数器，分别为 T16N0，T16N1，T16N2，T16N3。

5.1.2 32 位定时器/计数器T32N (T32N0/T32N1/T32N2)

以 T32N0 为例，T32N1/T32N2 同 T32N0。

5.1.2.1 概述

- ◆ 支持定时/计数工作模式可配置
- ◆ 支持 1 组 32 位可配置定时/计数寄存器 T32N_CNT
- ◆ 支持 1 组 8 位可配置预分频计数匹配寄存器 T32N_PREMAT
- ◆ 支持 4 组 32 位计数匹配寄存器 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3，计数匹配后支持下列操作：
 - ◇ 产生中断
 - ◇ 支持 T32N_CNT 计数寄存器三种操作：保持，清 0，或继续计数
 - ◇ 支持 T32N0OUT0/T32N0OUT1 端口四种操作：保持，清 0，置 1，或取反
- ◆ 支持输入捕捉功能
 - ◇ 支持捕捉边沿可配置
 - ◇ 支持捕捉次数可配置
- ◆ 支持输出调制功能 PWM

5.1.2.2 结构框图




图 5-5 T32N 电路结构框图

5.1.2.3 T32N定时/计数功能

设置 T32N_CON0 寄存器的 MOD<1:0> =00 或 01，时 T32N 工作在定时/计数模式。

设置 T32N_CON0 寄存器的 EN=1，使能 T32N，计数值寄存器 T32N_CNT 从预设值开始累加计数。

设置 T32N_CON0 寄存器的 CS<1:0>位，选择计数时钟源。时钟源为内部时钟 PCLK 时，为定时模式；时钟源为外部时钟 T32N0CK0/T32N0CK1 端口输入时，为计数模式。

设置 T32N_CON0 寄存器的 SYNC 位，选择外部时钟 T32N0CK0/T32N0CK1 是否被内部时钟 PCLK 同步。当选择外部时钟被同步时，为同步计数模式，否则为异步计数模式。同步计数模式时，T32N0CK0/T32N0CK1 端口输入的高/低电平脉宽必须分别大于 2 个 PCLK 时钟周期。

设置 T32N_CON0 寄存器的 EDGE<1:0>位，选择外部时钟计数方式：上升沿计数，下降沿计数，或上升/下降沿均计数，其中上升/下降沿均计数只适用于同步计数模式。

设置 T32N_CON0 寄存器的 MAT0S/MAT1S/MAT2S/MAT3S，选择计数匹配后 T32N_CNT 计数值寄存器的工作状态。T32N0_CON0 寄存器中：

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=00：当 T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 时，继续累加计数，不产生中断，当计数到 0xFFFFFFFF 后，下一次累加计数溢出，T32N0_CNT 的值为 0x00000000，并产生中断，重新开始累加计数。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=01：当 T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 时，计数值将保持，即在下一个计数时钟（经过预分频之后的时钟）到来时，T32N_CNT 不再累加计数，只产生中断。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=10：当 T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 时，计数值在下一个计数时钟（经过预分频之后的时钟）到来时被清 0，并产生中断，重新开始累加计数。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=11：当 T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 时，继续累加计数，并在下一个计数时钟（经过预分频之后的时钟）到来时，产生中断，当计数到 0xFFFFFFFF 后，下一次累加计数溢出，T32N_CNT 的值为 0x00000000，并产生中断，重新开始累加计数。

当 MOE0=1 时，如果 T32N_CNT 的计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3，T32N0OUT0 端口输出翻转。

举例说明：T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 后的工作方式，T32N0_CON0 寄存器中：

MAT0<31:0>=0x00000002， MAT0S<1:0>=00，继续计数，不产生中断；

MAT1<31:0>=0x00000004， MAT1S<1:0>=11，继续计数，产生中断；

MAT2<31:0>=0x00000006， MAT2S<1:0>=10，清 0，产生中断，重新计数。

预分频设置为 1:1，采用内部 PCLK 时钟源。计数匹配功能示意图如下所示：




图 5-6 T32N 计数匹配功能示意图

5. 1. 2. 4 T32N输入捕捉功能

设置 T32N_CON0 寄存器的 MOD<1:0>=10，使 T32N 工作在捕捉模式。

在捕捉工作模式下，需设置 T32N_CON0 寄存器的 CS<1:0>=00，使 T32N_CNT 采用内部 PCLK 时钟源计数；并且设置 T32N_CON0 寄存器的 MAT0S/MAT1S/MAT2S/MAT3S <1:0>=00，计数匹配不影响 T32N_CNT 的工作。

对端口 T32N0IN0 和 T32N0IN1 的状态进行检测。

当 T32N0IN0 端口的状态变化符合所设定的捕捉事件时，将 T32N_CNT 和 T32N_PRECNT 的当前值分别装载到 T32N_MAT0 和 T32N_MAT2 寄存器中，产生 CAP0IF 中断，并将 T32N_CNT 和 T32N_PRECNT 清零。

当 T32N0IN1 端口的状态变化符合所设定的捕捉事件时，将 T32N_CNT 和 T32N_PRECNT 的当前值分别装载到 T32N_MAT1 和 T32N_MAT3 寄存器中，产生 CAP1IF 中断，并将 T32N_CNT 和 T32N_PRECNT 清零。

当 T32N_CNT 计数直到溢出时，仍未检测到设定的捕捉事件，T32N_CNT 的值被清零，并重新开始累加计数。

设置 T32N_CON1 寄存器的 CAPPE 位和 CAPNE 位，选择 T32N0IN0 和 T32N0IN1 端口信号的捕捉事件：捕捉上升沿,捕捉下降沿, 捕捉上升沿/下降沿。

设置 T32N_CON1 寄存器的 CAPIS0 位，选择 T32N0IN0 是否作为捕捉输入端口；设置 T32N_CON1 寄存器的 CAPIS1 位，选择 T32N0IN1 是否作为捕捉输入端口；可同时选择两个端口作为捕捉输入端口。

设置 T32N_CON1 寄存器的 CAPT<3:0>位，可选择捕捉事件发生的次数。

当 T32N_CON1 寄存器的 MOE0=1 时,如果 T32N0IN0 端口捕捉事件发生,T32N0OUT0 端口输出翻转；

当 T32N_CON1 寄存器的 MOE1=1 时,如果 T32N0IN1 端口捕捉事件发生,T32N0OUT1 端口输出翻转。

举例说明：当捕捉 T32N0IN0 端口上升沿/下降沿，捕捉 8 次；预分频设置为 1:1。

T32N_CON0 寄存器中 MOD<1:0>=10， CS<1:0>=00， MAT0S<1:0>=00，

T32N_CON1 寄存器中 CAPPE=1， CAPNE=1， CAPIS=1， CAPT<3:0>=0111。




图 5-7 T32N 捕捉功能示意图

在捕捉工作模式时，修改 T32N 预分频器计数匹配寄存器 T32N_PREMAT 时，预分频器计数不会被清零。因此，首次捕捉可以从一个非零预分频器计数开始。当捕捉事件匹配发生时，产生的中断标志位必须通过软件清除，并及时读取捕捉到的 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 寄存器的值，在下一次捕捉事件发生时，T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 寄存器会装载为新的计数值。

5. 1. 2. 5 T32N输出调制功能

设置 T32N_CON0 寄存器的 MOD<1:0>=11，使 T32N 工作在调制模式。

在调制工作模式下，需设置 T32N_CON0 寄存器的 CS<1:0>=00，使 T32N_CNT 采用内部 PCLK 时钟源计数。

设置 T32N_CON1 寄存器的 MOE0 位，选择 T32N0OUT0 是否使能为匹配输出口，使能时启用 T32N_MAT0/T32N_MAT1 匹配寄存器和 T32N_CNT 进行匹配；设置 T32N_CON1 寄存器的 MOE1，选择 T32N0OUT1 是否使能为匹配输出口，使能时启用 T32N_MAT2/T32N_MAT3 匹配寄存器和 T32N_CNT 进行匹配。

设置 T32N_CON1 寄存器的 MOM0/1，选择计数匹配发生时，对 T32N0OUT 端口的影响：保持，清 0，置 1，取反。

举例说明：在 T32N0OUT0 和 T32N0OUT1 端口，产生双边 PWM 波形。

T32N_CON1 寄存器中

MOE0=1, MOE1=1; T32N0OUT0 和 T32N0OUT1 匹配输出口使能

MOM0<1:0>=10; T32N_MAT0 匹配, T32N0OUT0 输出高电平

MOM1<1:0>=01; T32N_MAT1 匹配, T32N0OUT0 输出低电平

MOM2<1:0>=10; T32N_MAT2 匹配, T32N0OUT1 输出高电平

MOM3<1:0>=01; T32N_MAT3 匹配, T32N0OUT1 输出低电平

T32N_MAT0 = 0x0002; T32N_MAT1 = 0x0004;

T32N_MAT2 = 0x0006; T32N_MAT3 = 0x0008;

T32N_CON0 寄存器中 MOD<1:0>=11; T32N 设置为调制输出

MAT0S<1:0>=11; T32N_CNT 继续计数, 并产生中断

MAT1S<1:0>=11; T32N_CNT 继续计数, 并产生中断

MAT2S<1:0>=11; T32N_CNT 继续计数, 并产生中断

MAT3S<1:0>=10; T32N_CNT 清 0, 并产生中断




图 5-8 T32N 输出调制功能示意图

5.1.2.6 特殊功能寄存器

T32N 计数值寄存器 (T32N_CNT)

偏移地址: 00H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT<15:0>															

CNT<31:0>	bit 31-0	R/W	T32N计数值
-----------	----------	-----	---------

T32N 控制寄存器 0 (T32N_CON0)

偏移地址: 04H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留															ASYNCWREN	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
MAT3S<1:0>	MAT2S<1:0>	MAT1S<1:0>	MAT0S<1:0>	MOD<1:0>	EDGE<1:0>	SYNC	CS<1:0>									EN

—	bit31-17	—	—
ASYNCWREN	bit16	R/W	外部时钟异步计数模式下, 对计数器的写使能位 0: 禁止写 T32N_CNT 和 T32N_PRECNT, 如果强

			制写，有可能写操作不成功 1: 使能写T32N_CNT和T32N_PRECNT
MAT3S<1:0>	bit15-14	R/W	T32N_CNT 匹配 T32N_MAT3 后的工作模式选择位 00: T32N_CNT 继续计数，不产生中断 01: T32N_CNT 保持，产生中断 10: T32N_CNT 清 0 并重新计数，产生中断 11: T32N_CNT 继续计数，产生中断
MAT2S<1:0>	bit13-12	R/W	T32N_CNT 匹配 T32N_MAT2 后的工作模式选择位 00: T32N_CNT 继续计数，不产生中断 01: T32N_CNT 保持，产生中断 10: T32N_CNT 清 0 并重新计数，产生中断 11: T32N_CNT 继续计数，产生中断
MAT1S<1:0>	bit11-10	R/W	T32N_CNT 匹配 T32N_MAT1 后的工作模式选择位 00: T32N_CNT 继续计数，不产生中断 01: T32N_CNT 保持，产生中断 10: T32N_CNT 清 0 并重新计数，产生中断 11: T32N_CNT 继续计数，产生中断
MAT0S<1:0>	bit9-8	R/W	T32N_CNT 匹配 T32N_MAT0 后的工作模式选择位 00: T32N_CNT 继续计数，不产生中断 01: T32N_CNT 保持，产生中断 10: T32N_CNT 清 0 并重新计数，产生中断 11: T32N_CNT 继续计数，产生中断
MOD<1:0>	bit7-6	R/W	工作模式选择位 00: 定时/计数模式 01: 定时/计数模式 10: 捕捉模式 11: 调制模式
EDGE<1:0>	bit5-4	R/W	外部时钟计数边沿选择位 00: 上升沿计数 01: 下降沿计数 10: 上升沿/下降沿均计数（仅同步计数模式） 11: 上升沿/下降沿均计数（仅同步计数模式）
SYNC	bit3	R/W	外部时钟同步使能位 0: 不同步外部时钟 T32N0CK0/T32N0CK1，为异步计数模式 1: 通过 PCLK 对外部时钟 T32N0CK0/T32N0CK1 同步，为同步计数模式，外部时钟的高/低电平至少保持 2 个 PCLK 时钟周期
CS<1:0>	bit2-1	R/W	T32N 计数时钟源选择位 00: 内部时钟 PCLK 01: 外部时钟 T32N0CK0 时钟输入 10: 外部时钟 T32N0CK1 时钟输入 11: 内部时钟 PCLK
EN	bit0	R/W	T32N使能位

			0: 禁止 1: 使能
--	--	--	----------------

T32N 控制寄存器 1 (T32N_CON1)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
MOM3<1:0>				MOM2<1:0>			MOM1<1:0>		MOM0<1:0>		保留				MOE1	MOE0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
保留								CAPT<3:0>			CAPIS1	CAPIS0	CAPNE	CAPPE		

MOM3<1:0>	bit31-30	R/W	T32N_MAT3 匹配后的端口 1 工作模式选择位 00: 匹配端口保持 01: 匹配端口清 0 10: 匹配端口置 1 11: 匹配端口取反
MOM2<1:0>	bit29-28	R/W	T32N_MAT2 匹配后的端口 1 工作模式选择位 00: 匹配端口保持 01: 匹配端口清 0 10: 匹配端口置 1 11: 匹配端口取反
MOM1<1:0>	bit27-26	R/W	T32N_MAT1 匹配后的端口 0 工作模式选择位 00: 匹配端口保持 01: 匹配端口清 0 10: 匹配端口置 1 11: 匹配端口取反
MOM0<1:0>	bit25-24	R/W	T32N_MAT0 匹配后的端口 0 工作模式选择位 00: 匹配端口保持 01: 匹配端口清 0 10: 匹配端口置 1 11: 匹配端口取反
—	bit23-18	—	—
MOE1	bit17	R/W	输出端口 1 使能位 0: 禁止

			1: 使能
MOE0	bit16	R/W	输出端口 0 使能位 0: 禁止 1: 使能
—	bit15-8	—	—
CAPT<3:0>	bit7-4	R/W	捕捉次数控制位 0: 捕捉 1 次后, 产生装载动作 1: 捕捉 2 次后, 产生装载动作 2: 捕捉 3 次后, 产生装载动作 F: 捕捉 16 次后, 产生装载动作
CAPIS1	bit3	R/W	捕捉输入端口 1 使能位 0: 禁止 1: 使能
CAPIS0	bit2	R/W	捕捉输入端口 0 使能位 0: 禁止 1: 使能
CAPNE	bit1	R/W	下降沿捕捉使能位 0: 禁止 1: 使能
CAPPE	bit0	R/W	上升沿捕捉使能位 0: 禁止 1: 使能

T32N 预分频器计数值寄存器 (T32N_PRECNT)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PRECNT<7:0>							

—	bit31-8	—	—
PRECNT<7:0>	bit7-0	R/W	T32N预分频器计数值

T32N 预分频器计数比例寄存器 (T32N_PREMAT)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

保留	PREMAT<7:0>
----	-------------

—	bit31-8	—	—
PREMAT<7:0>	bit7-0	R/W	<p>预分频比例设置</p> <p>00: 预分频1: 1</p> <p>01: 预分频1: 2</p> <p>02: 预分频1: 3</p> <p>.....</p> <p>FE: 预分频1: 255</p> <p>FF: 预分频1: 256</p>

T32N 中断使能寄存器 (T32N_IE)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									CAP1IE	CAP0IE	IE	MAT3IE	MAT2IE	MAT1IE	MAT0IE

—	bit31-7	—	—
CAP1IE	bit6	R/W	<p>输入端口 1 捕捉中断使能位</p> <p>0: 禁止</p> <p>1: 使能</p>
CAP0IE	bit5	R/W	<p>输入端口 0 捕捉中断使能位</p> <p>0: 禁止</p> <p>1: 使能</p>
IE	bit4	R/W	<p>匹配 0xFFFFFFFF 中断使能位</p> <p>0: 禁止</p> <p>1: 使能</p>
MAT3IE	bit3	R/W	<p>匹配 3 中断使能位</p> <p>0: 禁止</p> <p>1: 使能</p>
MAT2IE	bit2	R/W	<p>匹配 2 中断使能位</p> <p>0: 禁止</p> <p>1: 使能</p>
MAT1IE	bit1	R/W	<p>匹配 1 中断使能位</p> <p>0: 禁止</p> <p>1: 使能</p>
MAT0IE	bit0	R/W	<p>匹配 0 中断使能位</p> <p>0: 禁止</p> <p>1: 使能</p>

T32N 中断标志寄存器 (T32N_IF)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									CAP1IF	CAP0IF	IF	MAT3IF	MAT2IF	MAT1IF	MAT0IF

—	bit31-7	—	—
CAP1IF	bit6	R/W	输入端口 1 捕捉成功中断标志位 0: 输入端口 1 捕捉未成功 1: 输入端口 1 捕捉成功 软件写 1 清标志位, 写 0 无效
CAP0IF	bit5	R/W	输入端口 0 捕捉成功中断标志位 0: 输入端口 0 捕捉未成功 1: 输入端口 0 捕捉成功 软件写 1 清标志位, 写 0 无效
IF	bit4	R/W	匹配 0xFFFFFFFF 中断标志位 0: 计数器值不等于 0xFFFFFFFF 1: 计数器值等于 0xFFFFFFFF 软件写 1 清标志位, 写 0 无效
MAT3IF	bit3	R/W	匹配 3 中断标志位 0: 计数器值与匹配寄存器 3 不相等 1: 计数器值与匹配寄存器 3 相等 软件写 1 清标志位, 写 0 无效
MAT2IF	bit2	R/W	匹配 2 中断标志位 0: 计数器值与匹配寄存器 2 不相等 1: 计数器值与匹配寄存器 2 相等 软件写 1 清标志位, 写 0 无效
MAT1IF	bit1	R/W	匹配 1 中断标志位 0: 计数器值与匹配寄存器 1 不相等 1: 计数器值与匹配寄存器 1 相等 软件写 1 清标志位, 写 0 无效
MAT0IF	bit0	R/W	匹配 0 中断标志位 0: 计数器值与匹配寄存器 0 不相等 1: 计数器值与匹配寄存器 0 相等 软件写 1 清标志位, 写 0 无效

注: 对 T32N_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

T32N 计数匹配寄存器 0 (T32N_MAT0)

偏移地址: 20_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MAT0<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT0<15:0>															

MAT0<31:0>	bit31-0	R/W	T32N计数匹配值0
------------	---------	-----	------------

T32N 计数匹配寄存器 1 (T32N_MAT1)

偏移地址: 24_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MAT1<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT1<15:0>															

MAT1<31:0>	bit31-0	R/W	T32N计数匹配值1
------------	---------	-----	------------

T32N 计数匹配寄存器 2 (T32N_MAT2)

偏移地址: 28_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MAT2<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT2<15:0>															

MAT2<31:0>	bit31-0	R/W	T32N计数匹配值2
------------	---------	-----	------------

T32N 计数匹配寄存器 3 (T32N_MAT3)

偏移地址: 2C_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MAT3<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT3<15:0>															

MAT3<31:0>	bit31-0	R/W	T32N计数匹配值3
------------	---------	-----	------------

5. 1. 2. 7 T32N应用说明

芯片支持 3 个 32 位定时器/计数器，分别为 T32N0，T32N1，T32N2。

5.2 通用异步接收/发送器 (UART0/UART1/UART2/UART3)

MCU 本身支持 4 路 UART，但实际可用 3 路，即 UART0~UART2。下面以 UART0 为例，UART1/UART2/UART3 同 UART0。

5.2.1 概述

- ◆ 支持异步接收和异步发送
- ◆ 支持全/半双工通讯模式
- ◆ 支持 7/8/9 位数据传输格式
- ◆ 支持 4 级发送缓冲寄存器和 4 级接收缓冲寄存器
- ◆ 支持通讯传输波特率可配置
- ◆ 兼容 RS-232/RS-442/RS-485 的通讯接口
- ◆ 支持 PWM 调制输出，且 PWM 占空比线性可调
- ◆ 支持 UART 输入输出通讯端口极性可配置
- ◆ UART 接收端口支持红外唤醒功能

5.2.2 结构框图




图 5-9 UART 电路结构图

5.2.3 UART 数据格式

UART 通讯每帧数据由 1 位起始位，7/8/9 位数据位、可配置奇偶校验位和停止位组成。UART_CON 寄存器中配置 TXMOD 和 RXMOD 选择发送和接收的数据格式，配置 TXFS 选择发送 1 位或 2 位停止位。接收数据时，只判断第 1 位停止位，若不为高电平则产生“帧错误”中断标志。在没有数据传输时，通讯端口处于高电平状态。帧数据格式如下图所示：




图 5-10 UART 7 位数据格式




图 5-11 UART 8 位数据格式




图 5-12 UART 9 位数据格式

数据发送和接收时，均是低位在前，高位在后，即先发送或接收数据的 LSB。通过发送数据寄存器 UART_TBW 写入发送的数据，通过接收数据寄存器 UART_RBR 读取接收的数据。

5.2.4 UART 异步发送器

发送数据时，起始位 START 和停止位 STOP 由芯片硬件电路自动产生，用户只需要配置相应的 I/O 端口复用功能；配置 UART_BRR 和 UART_CON 寄存器的 BCS，设定传输波特率；UART_CON 寄存器中配置 TXMOD，选择发送的数据格式；配置 TXFS，选择发送的停止位数；配置 TXEN，使能数据发送；将要发送的数据写入发送数据寄存器 UART_TBW，就可以开始数据的异步发送。如果数据格式支持奇偶校验位，硬件电路会根据相应的数据位产生校验位，在数据位后自动发送校验位。

配置 UART_CON 寄存器的 TXP，可选择发送端口极性。选择为正极性时，发送端口的数据与被发送数据一致；选择为负极性时，发送端口的数据与被发送数据相反，即被发送数据位为 1 时，发送端口的数据位为 0。

支持 4 级发送缓冲器 TB0, TB1, TB2, TB3 和 1 级发送移位寄存器，可进行数据的连续发送，直到发送缓冲器和移位寄存器全空，最多可连续写入和发送 5 帧数据，配置 UART_CON 寄存器的 TXFS 可选择相邻两帧数据发送的时间间隔。发送缓冲器 TB0/1/2/3 为只读寄存器（位于寄存器 UART_TB01 和 UART_TB23 中），只能通过发送数据寄存器 UART_TBW 写入。

发送数据寄存器 UART_TBW 为一个虚拟地址单元，物理上不存在实际的寄存器电路，写该寄存器地址单元时，实际上是将发送数据写入到发送缓冲器 TB0/TB1/TB2/TB3 中，再传输到发送移位寄存器，通过发送端口 TX0 进行数据发送。

发送数据寄存器 UART_TBW 支持 3 种写入方式：字节写入，半字写入和字写入。

当发送数据为 7 位和 8 位数据格式时：字节方式写入 UART_TBW 时，发送数据被写入到 UART 的发送缓冲器 TB0；半字方式写入 UART_TBW 时，发送数据被同时写入到 UART 的发送缓冲器 TB0 和 TB1，其中低字节存放在 TB1 中；字方式写入 UART_TBW 时，发送数据被同时写入到 UART 的发送缓冲器 TB0, TB1, TB2 和 TB3，其中低字节存放在 TB3 中。

当发送数据为 9 位数据格式时：只能以半字或字方式写入 UART_TBW，且发送数据均被写入到 UART 的发送缓冲器 TB0。

发送数据从写入到发送到端口的数据流示意图如下所示：



图 5-13 UART 发送数据流示意图

UART 的发送缓冲器 TB0/TB1/TB2/TB3 的数据移到下一级缓冲器或发送移位寄存器后，会置起发送空标志 TBEF0/TBEF1/TBEF2/TBEF3。当缓冲器 TB0 的发送空标志 TBEF0 为 0 时，表示 4 级发送缓冲器和发送移位寄存器均满，此时如果仍继续写入 UART_TBW，则会置起发送数据错误中断标志 TBWEIF，同时新写入的数据无效，缓冲器数据仍保持。

当 4 级发送缓冲器和发送移位寄存器均空时，会置起 UART_IF 寄存器中发送空闲标志 TXIDLEIF，表示当前的数据发送进程结束。

支持发送缓冲器空中断，配置 UART_IE 寄存器的 TBIM，可选择中断模式：

TBIM<1:0>=00，为字节空产生中断，即发送缓冲器 TB0 为空时，会置起中断标志 TBIF；

TBIM<1:0>=01，为半字空产生中断，即发送缓冲器 TB0 和 TB1 均为空时，会置起中断标志 TBIF；

TBIM<1:0>=10 或 11，为字空产生中断，即发送缓冲器 TB0，TB1，TB2 和 TB3 均为空时，会置起中断标志 TBIF。

UART_CON 寄存器中配置 TRST，可将异步发送器软件复位，复位后：禁止数据发送 TXEN=0；UART_IE 寄存器中禁止发送相关中断 TBIE=0，TBWEIE=0；UART_IF 寄存器中复位相关中断标志为默认值 TBIF=1，TBWEIF=0；置起发送空闲标志 TXIDLEIF=1；UART_TB01/UART_TB23 寄存器中置起各发送缓冲器空标志 TBEF0/TBEF1/TBEF2/TBEF3=1。

发送数据的操作流程图示例如下：




图 5-14 UART 发送数据操作流程图示例

5.2.5 UART异步接收器

接收数据时，配置相应的 I/O 端口复用功能；配置 UART_BRR 和 UART_CON 寄存器的 BCS 位，设定传输波特率；配置 UART_CON 寄存器的 RXMOD，选择接收的数据格式；配置 UART_CON 寄存器的 RXEN，使能数据接收，就可以开始数据的异步接收。如果数据格式支持奇偶校验位，硬件电路会自动判断奇偶校验位是否正确，若不正确则会置起 UART_IF 寄存器中奇偶校验错误中断标志 PEIF。如果接收到的第 1 位停止位不为高电平，则会置起帧错误中断标志 FEIF。

配置 UART_CON 寄存器的 RXP，可选择接收端口极性。选择为正极性时，接收端口的数据即作为接收数据；选择为负极性时，接收端口的数据取反后，作为接收数据，即接收端口的数据位为 1 时，接收的数据位为 0。

支持 4 级接收缓冲器 RB0, RB1, RB2, RB3（位于寄存器 UART_RB01 和 UART_RB23 中）和 1 级接收移位寄存器，可进行数据的连续接收，直到接收缓冲器和移位寄存器全满，最多可连续接收 5 帧数据，再执行数据读取操作。读取接收数据寄存器 UART_RBR，可得到接收的数据，对应的接收缓冲器清除满标志 RBFF0/RBFF1/RBFF2/RBFF3（位于寄存器 UART_RB01 和 UART_RB23 中）；也可以读取接收缓冲器 RB0/RB1/RB2/RB3 得到接收的数据，但不会清除满标志位 RBFF0/RBFF1/RBFF2/RBFF3。

接收数据寄存器 UART_RBR 为一个虚拟地址单元，物理上不存在实际的寄存器电路，读该寄存器地址单元时，实际上是读取接收缓冲器 RB0/RB1/RB2/RB3 中的数据。

接收数据寄存器 UART_RBR 支持 3 种读取方式：字节读取，半字读取和字读取。

当接收数据为 7 位和 8 位数据格式时：字节方式读取 UART_RBR 时，实际是读取接收缓冲器 RB0 的数据；半字方式读取 UART_RBR 时，实际是同时读取接收缓冲器 RB0 和 RB1 的数据，其中 RB0 中的数据为低字节；字方式读取 UART_RBR 时，实际是同时读取接收缓冲器 RB0，RB1，RB2 和 RB3，其中 RB0 中的数据为低字节。

当接收数据为 9 位数据格式时：只能以半字或字方式读取 UART_RBR，且均是读取接收缓冲器 RB0 的数据。

接收数据从接收端口到各级缓冲器的数据流示意图如下所示：



图 5-15 UART 接收数据流示意图

接收缓冲器 RB0/RB1/RB2/RB3 的数据移到下一级缓冲器后，会清除 UART_RB01/UART_RB23 寄存器中的满标志位 RBFF0/RBFF1/RBFF2/RBFF3。

当 4 级接收缓冲器和 1 级接收移位寄存器均满时，如果再次接收到数据起始位，会置起 UART_IF 寄存器中接收数据溢出中断标志 ROIF，同时不会接收新数据，缓冲器数据仍保持。

当 4 级接收缓冲器和接收移位寄存器均空时，会置起 UART_IF 寄存器中的接收空闲标志 RXIDLEIF，表示当前无数据接收。

支持接收缓冲器满中断，配置 UART_IE 寄存器中 RBIM，可选择中断模式。

RBIM<1:0>=00，为字节满产生中断，即接收缓冲器 RB0 为满时，会置起中断标志 RBIF；

RBIM<1:0>=01，为半字满产生中断，即接收缓冲器 RB0 和 RB1 均为满时，会置起中断标志 RBIF；

RBIM<1:0>=10 或 11，为字满产生中断，即接收缓冲器 RB0，RB1，RB2 和 RB3 均为满时，会置起中断标志 RBIF。

配置 UART_CON 寄存器中 RRST 位，可将异步接收器软件复位，复位后：禁止数据接收 RXEN=0；禁止接收相关中断 RBIE=0，ROIE=0，FEIE=0，PEIE=0；复位相关中断标志为默认值 RBIF=0，ROIF=0，FEIF=0，PEIF=0；置起接收空闲标志 RXIDLEIF=1；清除各接收缓冲器满标志 RBFF0/RBFF1/RBFF2/RBFF3=0；清除各接收缓冲器错误标志 FE0/FE1/FE2/FE3=0，PE0/PE1/PE2/PE3=0。

接收数据的操作流程图示例如下：




图 5-16 UART 接收数据操作流程图示例

5.2.6 UART红外发送调制功能

红外发送调制模式是将 UART 传输到发送端口的信号电平，由内部独立 38K PWM 信号源进行调制后，再从发送端口 TX0 输出。在寄存器 GPIO_TXPC 中，配置 TX0PS，可启用 UART 红外发送模式。配置 TX0PLV，选择发送端口 TX0 被调制的信号电平。




图 5-17 TX 高电平调制输出波形图




图 5-18 TX 低电平调制输出波形图

5.2.7 UART红外唤醒功能

芯片支持 UART 接收端口的红外唤醒功能，需要通过软件控制实现。使能 UART 接收复用端口 RX0 的外部中断 PINT 功能，通过端口的 PINT 中断实现芯片的红外唤醒功能。对中断和唤醒的具体控制操作，可参考外部中断和睡眠模式，唤醒模式的相关章节描述。

5.2.8 UART端口极性

配置 UART_CON 寄存器的 TXP 和 RXP，可分别选择发送端口 TX0 和接收端口 RX0 的正负极性。选择为正极性时，UART 端口数据与传输的数据一致；选择为负极性时，UART 端口数据与传输的数据相反。

5.2.9 特殊功能寄存器

UART 控制寄存器 (UART_CON)

偏移地址: 00H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留		BCS<1:0>		保留											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXP	RXMOD<2:0>		保留		RRST	RXEN	TXP	TXMOD<2:0>		保留		TXFS	TRST	TXEN	

—	bit31-30	—	—
BCS<1:0>	bit29-28	R/W	传输波特率发生器时钟选择位 00: 禁止，波特率发生器停止工作 01: PCLK 10: PCLK/2 11: PCLK/4
—	bit27-16	—	—
RXP	bit15	R/W	接收端口极性选择位 0: 正极性 (标准 UART 极性) 1: 负极性 (反向 UART 极性)
RXMOD<2:0>	bit14-12	R/W	接收数据格式选择位 000: 7 位数据

			001: 8 位数据 01x: 9 位数据 100: 7 位数据+奇校验位 101: 7 位数据+偶校验位 110: 8 位数据+奇校验位 111: 8 位数据+偶校验位
—	bit11-10	—	—
RRST	bit9	W	接收器软件复位 0: 读取时始终为 0 1: 软件复位
RXEN	bit8	R/W	接收使能位 0: 禁止 1: 使能
TXP	bit7	R/W	发送端口极性选择位 0: 正极性 (标准 UART 极性) 1: 负极性 (反向 UART 极性)
TXMOD<2:0>	bit6-4	R/W	发送数据格式选择位 000: 7 位数据 001: 8 位数据 01x: 9 位数据 100: 7 位数据+奇校验位 101: 7 位数据+偶校验位 110: 8 位数据+奇校验位 111: 8 位数据+偶校验位
—	bit3	—	—
TXFS	bit2	R/W	发送帧停止位选择 0: 1 位停止位 1: 2 位停止位
TRST	bit1	W	发送器软件复位 0: 读取时始终为 0 1: 软件复位
TXEN	bit0	R/W	发送使能位 0: 禁止 1: 使能

UART 波特率寄存器 (UART_BRR)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留					BRR<10:0>										

—	bit31-11	—	—
BRR<10:0>	bit10-0	R/W	传输波特率设置位

注：UART 传输波特率计算公式如下：

BCS<1:0>=01 时：FPCLK/((BRR+1)*16)；

BCS<1:0>=10 时：FPCLK/((BRR+1)*32)；

BCS<1:0>=11 时：FPCLK/((BRR+1)*64)。

UART 发送数据写入寄存器 (UART_TBW)

偏移地址：08_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TBW<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TBW<15:0>															

TBW<31:0>	bit31-0	W	<p>写入的发送数据</p> <p>字节写入时：仅允许对 TBW<7:0>写入</p> <p>半字写入时：仅允许对 TBW<15:0>写入</p> <p>字写入时：对 TBW<31:0>写入</p>
-----------	---------	---	--

UART 接收数据读取寄存器 (UART_RBR)

偏移地址：0C_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RBR<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RBR<15:0>															

RBR<31:0>	bit31-0	R	<p>读取的接收数据</p> <p>字节读取时：仅允许对 RBR<7:0>读取</p> <p>半字读取时：仅允许对 RBR<15:0>读取</p> <p>字读取时：对 RBR<31:0>读取</p>
-----------	---------	---	--

UART 发送缓冲寄存器 0/1 (UART_TB01)

偏移地址：10_H

复位值：00100000_00000000_00100000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	TBEF1	TP1	保留	TB1<8:0>											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBEF0	TP0	保留	TB0<8:0>											

—	bit31-30	—	—
TBEF1	bit29	R	发送缓冲器 1 空标志位 0: 满 1: 空
TP1	bit28	R	发送的奇偶校验位 发送缓冲器 1 对应的奇偶校验位
—	bit27-25	—	—
TB1<8:0>	bit24-16	R	发送缓冲器 1
—	bit15-14	—	—
TBEF0	bit13	R	发送缓冲器 0 空标志位 0: 满 1: 空
TP0	bit12	R	发送的奇偶校验位 发送缓冲器 0 对应的奇偶校验位
—	bit11-9	—	—
TB0<8:0>	bit8-0	R	发送缓冲器 0

UART 发送缓冲寄存器 2/3 (UART_TB23)

偏移地址: 14_H

复位值: 00100000_00000000_00100000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	TBEF3	TP3	保留	TB3<8:0>											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBEF2	TP2	保留	TB2<8:0>											

—	bit31-30	—	—
TBEF3	bit29	R	发送缓冲器 3 空标志位 0: 满 1: 空
TP3	bit28	R	发送的奇偶校验位 发送缓冲器 3 对应的奇偶校验位
—	bit27-25	—	—
TB3	bit24-16	R	发送缓冲器 3
—	bit15-14	—	—
TBEF2	bit13	R	发送缓冲器 2 空标志位 0: 满 1: 空
TP2	bit12	R	发送的奇偶校验位 发送缓冲器 2 对应的奇偶校验位
—	bit11-9	—	—

TB2	bit8-0	R	发送缓冲器 2
-----	--------	---	---------

UART 接收缓冲寄存器 0/1 (UART_RB01)

偏移地址: 18H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PE1	FE1	RBFF1	RP1	保留			RB1<8:0>								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE0	FE0	RBFF0	RP0	保留			RB0<8:0>								

PE1	bit31	R	接收缓冲器 1 数据校验错误标志位 0: 正确 1: 错误
FE1	bit30	R	接收缓冲器 1 数据帧错误标志位 0: 正确 1: 错误
RBFF1	bit29	R	接收缓冲器 1 满标志位 0: 空 1: 满
RP1	bit28	R	接收的奇偶校验位 接收缓冲器 1 对应的奇偶校验位
—	bit27-25	—	—
RB1<8:0>	bit24-16	R	接收缓冲器 1
PE0	bit15	R	接收缓冲器 0 数据校验错误标志位 0: 正确 1: 错误
FE0	bit14	R	接收缓冲器 0 数据帧错误标志位 0: 正确 1: 错误
RBFF0	bit13	R	接收缓冲器 0 满标志位 0: 空 1: 满
RP0	bit12	R	接收的奇偶校验位 接收缓冲器 0 对应的奇偶校验位
—	bit11-9	—	—
RB0<8:0>	bit8-0	R	接收缓冲器 0

UART 接收缓冲寄存器 2/3 (UART_RB23)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PE3	FE3	RBFF3	RP3	保留			RB3<8:0>								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE2	FE2	RBFF2	RP2	保留			RB2<8:0>								

PE3	bit31	R	接收缓冲器 3 数据校验错误标志位 0: 正确 1: 错误
FE3	bit30	R	接收缓冲器 3 数据帧错误标志位 0: 正确 1: 错误
RBFF3	bit29	R	接收缓冲器 3 满标志位 0: 空 1: 满
RP3	bit28	R	接收的奇偶校验位 接收缓冲器 3 对应的奇偶校验位
—	bit27-25	—	—
RB3<8:0>	bit24-16	R	接收缓冲器 3
PE2	bit15	R	接收缓冲器 2 数据校验错误标志位 0: 正确 1: 错误
FE2	bit14	R	接收缓冲器 2 数据帧错误标志位 0: 正确 1: 错误
RBFF2	bit13	R	接收缓冲器 2 满标志位 0: 空 1: 满
RP2	bit12	R	接收的奇偶校验位 接收缓冲器 2 对应的奇偶校验位
—	bit11-9	—	—
RB2<8:0>	bit8-0	R	接收缓冲器 2

UART 中断使能寄存器 (UART_IE)

偏移地址: 20_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	RXIDLEIE	TXIDLEIE	RBIM<1:0>	TBIM<1:0>	保留	TBWEIE	PEIE	FEIE	ROIE	RBIE	TBIE				

—	bit31-14	—	—
RXIDLEIE	bit13	R/W	接收空闲标志中断使能位 0: 禁止 1: 使能
TXIDLEIE	bit12	R/W	发送空闲标志中断使能位 0: 禁止 1: 使能
RBIM<1:0>	bit11-10	R/W	接收缓冲器满中断模式选择位 00: 字节满产生中断 01: 半字满产生中断 1x: 字满产生中断
TBIM<1:0>	bit9-8	R/W	发送缓冲器空中断模式选择位 00: 字节空产生中断 01: 半字空产生中断 1x: 字空产生中断
—	bit7-6	—	—
TBWEIE	bit5	R/W	发送数据错误中断使能位 0: 禁止 1: 使能
PEIE	bit4	R/W	接收校验错误中断使能位 0: 禁止 1: 使能
FEIE	bit3	R/W	接收帧错误中断使能位 0: 禁止 1: 使能
ROIE	bit2	R/W	接收数据溢出中断使能位 0: 禁止 1: 使能
RBIE	bit1	R/W	接收缓冲器满中断使能位 0: 禁止 1: 使能
TBIE	bit0	R/W	发送缓冲器空中断使能位 0: 禁止 1: 使能

UART 中断标志寄存器 (UART_IF)

偏移地址: 24_H

复位值: 00000000_00000000_11110000_00000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
保留	RXIDLEIF	TXIDLEIF	保留							TBWEIF	PEIF	FEIF	ROIF	RBIF	TBIF	

—	bit31-14	—	—
RXIDLEIF	bit13	R/W	接收空闲中断标志位 0: 忙碌 1: 接收空闲中断标志, 初始复位为“1” 软件写 1 清除标志位, 写 0 无效
TXIDLEIF	bit12	R/W	发送空闲中断标志位 0: 忙碌 1: 发送空闲中断标志, 初始复位为“1” 软件写 1 清除标志位, 写 0 无效
—	bit11-6	—	—
TBWEIF	bit5	R/W	发送数据错误中断标志位 0: 发送数据正常 1: 发送数据错误 软件写 1 清除标志位, 写 0 无效
PEIF	bit4	R/W	接收校验错误中断标志位 0: 接收校验正常 1: 接收校验错误 软件写 1 清除标志位, 写 0 无效
FEIF	bit3	R/W	接收帧错误中断标志位 0: 接收帧正常 1: 接收帧错误 软件写 1 清除标志位, 写 0 无效
ROIF	bit2	R/W	接收数据溢出中断标志位 0: 未溢出 1: 溢出 软件写 1 清除标志位, 写 0 无效
RBIF	bit1	R	接收缓冲器满中断标志位 0: 非满 1: 满
TBIF	bit0	R	发送缓冲器空中断标志位 0: 非空 1: 空

注：对 UART_IF 寄存器中的各中断标志位，写 0 无效，写 1 才能清除标志位；读操作时，读取的值为 1 表示有中断发生。

UART 脉宽调制寄存器 (GPIO_TXPC)

偏移地址：20_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TX3PLV	TX3PS<1:0>	保留	TX2PLV<1:0>	TX2PS	保留	TX1PLV	TX1PS	保留	TX0PLV	TX0PS<1:0>				

—	bit31-15	—	—
TX3PLV	bit14	R/W	TX3 调制电平选择位 0: 低电平 1: 高电平
TX3PS<1:0>	bit13-12	R/W	TX3 调制输出选择位 00: 非调制输出 01: 固定 38KHz 调制输出 10: T16N3OUT0 PWM 调制输出 11: T16N3OUT1 PWM 调制输出
—	bit11	R/W	—
TX2PLV	bit10	R/W	TX2 调制电平选择位 0: 低电平 1: 高电平
TX2PS<1:0>	bit9-8	R/W	TX2 调制输出选择位 00: 非调制输出 01: 固定 38K 调制输出 10: T16N2OUT0 PWM 调制输出 11: T16N2OUT1 PWM 调制输出
—	bit7	R/W	—
TX1PLV	bit6	R/W	TX1 调制电平选择位 0: 低电平 1: 高电平
TX1PS<1:0>	bit5-4	R/W	TX1 调制输出选择位 00: 非调制输出 01: 固定 38K 调制输出 10: T16N1OUT0 PWM 调制输出 11: T16N1OUT1 PWM 调制输出
—	bit3	R/W	—
TX0PLV	bit2	R/W	TX0 调制电平选择位 0: 低电平

			1: 高电平
TX0PS<1:0>	bit1-0	R/W	TX0 调制输出选择位 00: 非调制输出 01: 固定 38K 调制输出 10: T16N0OUT0 PWM 调制输出 11: T16N0OUT1 PWM 调制输出

注：GPIO_TXPC 寄存器的地址分配，在外设寄存器地址映射表中，位于 GPIO 区域，但由于该寄存器主要用于配置 UART 的发送脉宽调制功能，所以将其放在本章节中描述。

5.2.10 UART应用说明

芯片支持 4 个通用异步接收/发送器，分别为 UART0, UART1, UART2, UART3。

UART 的发送脉宽调制模式，使用 T16N 产生的 PWM 脉冲进行调制，然后通过 TX0/TX1/TX2/TX3 端口输出调制后的信号，与 PWM 脉冲本身是否通过 T16N 的输出端口 0 和输出端口 1 的端口输出无关，所以对 T16N0, T16N1, T16N2, T16N3 的输出调制模式，即使芯片不支持其 I/O 端口复用功能，仍可以在正确配置后，产生 PWM 脉冲分别对 TX0, TX1, TX2, TX3 输出端口的信号进行调制。

5.3 增强型通用异步接收/发送器 (EUART0/EUART1)

MCU 支持 2 路通信接口 EUART0, EUART1, 但 HW3182 并没有引出完整的 EUART1 的管脚, 所以实际只有 EUART0 可用。

5.3.1 概述

- ◆ 配置为普通 UART 模式, 与 UART 功能完全兼容
- ◆ 配置为 7816 模式, 支持 7816 通讯协议
- ◆ 支持异步接收器/发送器
- ◆ 支持半双工通讯模式
- ◆ 支持 8 位数据位和 1 位奇偶校验位数据传输格式
- ◆ 支持自动重发重收功能
- ◆ 支持可配置内部时钟输出
- ◆ 支持双通道通讯可配置

5.3.2 结构框图




图 5-19 EUART0 电路结构框图

5.3.3 EUART 端口复用

EUART 复用端口	普通 UART 模式	7816 模式
E0TX0/E0CK0	E0TX0	E0CK0
E0TX1/E0CK1	E0TX1	E0CK1
E0RX0/E0IO0	E0RX0	E0IO0
E0RX1/E0IO1	E0RX1	E0IO1

配置相应 I/O 端口的复用功能为 EUART 通讯端口复用功能。

EUART_MOD 寄存器中,

- 1) 配置 MOD=0, 选择普通 UART 模式, 通讯端口的复用功能为 E0TX0/E0TX1 和 E0RX0/E0RX1。
- 2) 配置 MOD=1, 选择 7816 模式, 通讯端口的复用功能为 E0CK0/E0CK1 和 E0IO0/E0IO1。

EUART 模块支持两个独立的内部时钟输出端口 (E0CK0 和 E0CK1)。配置 EUART_MOD 寄存器的 CK0E/CK1E 位, 可启用 E0CK0/E0CK1 时钟端口, 输出芯片内部时钟, 配置该寄存器的 CKS<1:0>位, 可选择输出的时钟源。

EUART 模块支持两个数据端口 (E0IO0 和 E0IO1), 这两个数据端口可分时复用, 构成通讯双通道。配置 EUART_MOD 寄存器的 CHS 位, 可选择通讯时使用的 E0IO0/E0IO1 数据端口。

5.3.4 普通UART通讯模式

EUART 模块配置为普通 UART 通讯模式后, 除不支持发送脉宽调制外, 其它功能与 UART 模块一致, 可参考与前面章节的相关内容, 此处不再描述。

5.3.5 7816 通讯模式的异步接收器和发送器

7816 模式为半双工通讯方式, 该模式下 EUART_CON 寄存器的 RXEN 与 TXEN 使能位无效, 由 EUART_MOD 寄存器的 IOC 方向控制位交替使能接收器和发送器, 并发送或接收 ACK 应答信号, 同时控制 E0IO0/E0IO1 端口的输入输出状态。

配置 EUART_MOD 寄存器的 IOC=1, EUART 发送数据, 接收 ACK 应答信号。发送数据时, 依次发送起始位 (1bit), 数据位 (8bit, 先发低位, 后发高位), 校验位 (1bit); 然后接收 ACK 应答信号。当对连续两帧数据进行背靠背发送时, 两帧数据间的间隔必须大于一定的时间, 该时间称为保护时间, 由通讯双方事先约定。配置该寄存器的 ETUS<7:0>, 可选择保护时间。每帧数据发送完成后, EUART 均会接收应答信号。读取 RNACK, 可判断是否接收到 ACK 应答信号, 其中 1 为 ACK, 0 为 NACK。如果在保护时间内未接收到应答信号, 还会置起 NACK 中断标志 RNAIF。

配置 EUART_MOD 寄存器的 IOC=0, EUART 接收数据, 发送 ACK 应答信号。接收数据时, 先等待起始位, 再依次接收数据位 (8bit, 先收低位, 后收高位), 校验位 (1bit); 然后判断校验位是否正确, 正确则发送 ACK 应答, 否则发送 NACK, 其中 ACK=1, NACK=0。配置该寄存器的 TNAS<1:0>, 可选择 NACK 电平的宽度。

配置 EUART_MOD 寄存器的 PS, 可选择数据的奇偶校验方式。发送时, 硬件电路自动计算发送数据的奇偶校验位并发送。接收时, 硬件电路自动对接收的数据进行奇偶校验, 如果校验错误, 会置起 EUART_IF 寄存器的奇偶校验错误中断标志 PEIF 位。

EUART 支持 4 级发送缓冲器 TB0, TB1, TB2, TB3 和 1 级发送移位寄存器。发送缓冲器 TB0/TB1/TB2/TB3 为只读寄存器, 只能通过发送数据寄存器 EUART_TBW 写入。

对异步发送器, 数据从写入到发送到端口的数据流示意图如下所示:




图 5-20 7816 通讯模式发送数据流示意图

EUART 支持 4 级接收缓冲器 RB0, RB1, RB2, RB3 和 1 级接收移位寄存器。可通过读取接收数据寄存器 EUART_RBR, 得到接收的数据。

对异步接收器, 数据从接收端口到各级缓冲器的数据流示意图如下所示:




图 5-21 7816 通讯模式接收数据流示意图

配置 ERST，可将 7816 通讯模块软件复位，复位后：禁止数据传输，EUART_CON 寄存器中 TXEN=0, RXEN=0; 禁止 EUART_IE 寄存器中各中断 TBIE=0, TBWEIE=0, RBIE=0, ROIE=0, FEIE=0, PEIE=0, ERNAIE=0; 复位相关中断标志为默认值，EUART_IF

寄存器中 TBIF=1, TBWEIF=0, RBIF=0, ROIF=0, FEIF=0, PEIF=0, RNAIF=0, 置起空闲标志 TXIDLEIF=1, RXIDLEIF=1; 置起 EUART_TB01 和 EUART_TB23 寄存器中的各发送缓冲器空标志 TBEF0/TBEF1/TBEF2/TBEF3=1; 清除 EUART_RB01 和 EUART_RB23 寄存器中的各接收缓冲器满标志 RBFF0/RBFF1/RBFF2/RBFF3=0, 各接收缓冲器错误标志 FE0/FE1/FE2/FE3=0, PE0/PE1/PE2/PE3=0。

5.3.6 7816 通讯模式的数据格式

7816 模式通讯数据帧为 8 位数据位和 1 位奇偶校验位，支持两种数据传输格式，正向约定数据格式和反向约定数据格式。

配置 EUART_MOD 寄存器的 DAS=0，选择正向约定数据格式。实际发送的数据与写入到寄存器 EUART_TBW 的数据一致。

举例说明正向约定数据格式：以字节方式向 EUART_TBW 写入数据 0x50，传输到发送移位寄存器的值为 0x50，并对 0x50 计算奇偶校验位，E0IO0/E0IO1 端口发送的数据序列依次为“0(起始位)+00001010+校验位”。同理，如果 E0IO0/E0IO1 端口收到的数据是 0x50，则读取寄存器 EUART_RBR，得到的数据为 0x50。

配置 DAS=1，选择反向约定数据格式。实际发送的数据，是将写入到寄存器 EUART_TBW 的数据，先高低位互换再取反后的数据。

举例说明反向约定数据格式：以字节方式向 EUART_TBW 写入数据 0x50，二进制格式为 01010000，高低位互换后为 00001010，再取反后为 11110101，所以传输到发送移位寄存器的值为 0xF5，并对 0xF5 计算奇偶校验位，E0IO0/E0IO1 端口发送的数据序列依次为“0(起始位)+10101111+校验位”。同理，如果 E0IO0/E0IO1 端口收到的数据是 0xF5 时，则读取寄存器 EUART_RBR，得到的数据为 0x50。

5.3.7 7816 通讯模式的自动重发功能

7816 模式支持数据自动重发功能。

配置 EUART_MOD 寄存器的 ARTE=0，禁止自动重发，当收到 NACK（即应答信号电平为 0）时，置起 EUART_IF 寄存器的 NACK 中断标志 RNAIF，且 RNACK=1，然后继续发送下一个数据帧，并在发送完成后，根据 ACK 的状态更新 RNACK 位，但中断标志 RNAIF 始终保持为 1，直到 EUART 软件复位或通过软件将该标志清 0。

举例说明禁止自动重发时的数据传输过程：发送移位寄存器中的数据为 0x55，发送缓冲器 TB3 中的数据为 0xAA。如果数据 0x55 发送成功，收到 ACK 应答，则 NACK 中断标志 RNAIF=0，且 RNACK=0，然后继续发送数据 0xAA，并根据发送结果更新 RNAIF 和 RNACK；如果数据 0x55 发送失败，未收到 ACK 应答，则 NACK 中断标志 RNAIF=1，且 RNACK=1，然后继续发送数据 0xAA，并根据发送结果更新 RNACK，但无论数据 0xAA 发送成功与否，

中断标志 RNAIF 均保持为 1。

配置 EUART_MOD 寄存器的 ARTE=1，使能自动重发，当收到 NACK（即应答信号电平为 0）时，自动重发前一帧数据，每次重发均会影响 RNACK，但不会影响 NACK 中断标志 RNAIF，配置该寄存器的 ARTS<1:0>，可选择重发的次数。在数据重发过程中，若某次重发后，收到 ACK（即应答信号电平为 1），则停止重发。若重发次数达到设置的上限后，数据发送依然失败，则停止重发，同时后续未发送的数据也被终止，置起 EUART_IF 寄存器的自动重发失败中断标志 ARTEIF 和发送空闲标志 TXIDLEIF。

举例说明使能自动重发时的数据传输过程：发送移位寄存器中的数据为 0x55，发送缓冲器 TB3 中的数据为 0xAA，重发次数为 2 次。如果数据 0x55 发送失败，则发送移位寄存器中的数据依然是 0x55，发送缓冲器 TB3 中的数据依然是 0xAA，NACK 中断标志 RNAIF=1，且 RNACK=1，ARTEIF=0，TXIDLEIF=0。然后重发第 1 次，如果收到 ACK 应答，则 RNACK=0，RNAIF 仍保持为 1，ARTEIF=0，TXIDLEIF=0，并继续发送数据 0xAA；如果收到 NACK，则 RNACK=1，RNAIF 保持为 1，ARTEIF=0，TXIDLEIF=0，并重发第 2 次。如果第 2 次重发依然失败，则停止重发，RNACK=1，RNAIF 保持为 1，ARTEIF=1，TXIDLEIF=1，并不再继续发送数据 0xAA。

5.3.8 7816 通讯模式的自动重收功能

7816 模式支持数据自动重收功能。

EUART_MOD 寄存器中配置 ARRE=0，禁止自动重收，无论接收数据的奇偶校验值是否与校验位相符，均会在保护时间内发送 ACK（即应答信号电平为 1）。

配置 ARRE=1，使能自动重收，当接收数据的奇偶校验值与校验位不符时，会在保护时间内发送 NACK（即应答信号电平为 0）。如果发送方支持重发功能，在收到 NACK 后会重发前一帧数据。

5.3.9 特殊功能寄存器

EUART 控制寄存器 (EUART_CON)

偏移地址：00H

复位值：00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留		BCS<1:0>		保留											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXP	RXMOD<2:0>		保留		RRST	RXEN	TXP	TXMOD<2:0>		保留		TXFS	TRST	TXEN	

—	bit31-30	—	—
BCS<1:0>	bit29-28	R/W	传输波特率发生器时钟选择位 00: 禁止，波特率发生器停止工作 01: PCLK 10: PCLK/2 11: PCLK/4
—	bit27-16	—	—
RXP	bit15	R/W	接收端口极性选择位

			0: 正极性 (标准 UART 极性) 1: 负极性 (反向 UART 极性)
RXMOD<2:0>	bit14-12	R/W	接收数据格式选择位 000: 7 位数据 001: 8 位数据 01x: 9 位数据 100: 7 位数据+奇校验位 101: 7 位数据+偶校验位 110: 8 位数据+奇校验位 111: 8 位数据+偶校验位
—	bit11-10	—	—
RRST	bit9	W	接收器软件复位 0: 读取时始终为 0 1: 软件复位
RXEN	bit8	R/W	接收使能位 0: 禁止 1: 使能
TXP	bit7	R/W	发送端口极性选择位 0: 正极性 (标准 UART 极性) 1: 负极性 (反向 UART 极性)
TXMOD<2:0>	bit6-4	R/W	发送数据格式选择位 000: 7 位数据 001: 8 位数据 01x: 9 位数据 100: 7 位数据+奇校验位 101: 7 位数据+偶校验位 110: 8 位数据+奇校验位 111: 8 位数据+偶校验位
—	bit3	—	—
TXFS	bit2	R/W	发送帧停止位选择 0: 1 位停止位 1: 2 位停止位
TRST	bit1	W	发送器软件复位 0: 读取时始终为 0 1: 软件复位
TXEN	bit0	R/W	发送使能位 0: 禁止 1: 使能

EUART 波特率寄存器 (EUART_BRR)

偏移地址: 04_H

复位值: 00000000_00000000_00000001_00000000_B



—	bit31-11	—	—
BRR<10:0>	bit10-0	R/W	传输波特率设置位, 7816 通讯模式同样需要设置波特率

注: EUART 传输波特率计算公式如下:

BCS<1:0>=01 时: $FPCLK/((BRR+1)*16)$;


BCS<1:0>=10 时: $FPCLK/((BRR+1)*32)$;

BCS<1:0>=11 时: $FPCLK/((BRR+1)*64)$ 。

EUART 发送数据写入寄存器 (EUART_TBW)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B




TBW<31:0>	bit31-0	W	写入的发送数据 字节写入时: 仅允许对 TBW<7:0>写入 半字写入时: 仅允许对 TBW<15:0>写入 字写入时: 对 TBW<31:0>写入
-----------	---------	---	--

EUART 接收数据读取寄存器 (EUART_RBR)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B



RBR<31:0>	bit31-0	R	读取的接收数据 字节读取时: 仅允许对 RBR<7:0>读取 半字读取时: 仅允许对 RBR<15:0>读取 字读取时: 对 RBR<31:0>读取
-----------	---------	---	--

EUART 发送缓冲寄存器 0/1 (EUART_TB01)

偏移地址: 10_H

复位值: 00100000_00000000_00100000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	TBEF1	TP1	保留	TB1<8:0>											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBEF0	TP0	保留	TB0<8:0>											

—	bit31-30	—	—
TBEF1	bit29	R	发送缓冲器 1 空标志位 0: 满 1: 空
TP1	bit28	R	发送的奇偶校验位 发送缓冲器 1 对应的奇偶校验位
—	bit27-25	—	—
TB1<8:0>	bit24-16	R	发送缓冲器 1
—	bit15-14	—	—
TBEF0	bit13	R	发送缓冲器 0 空标志位 0: 满 1: 空
TP0	bit12	R	发送的奇偶校验位 发送缓冲器 0 对应的奇偶校验位
—	bit11-9	—	—
TB0<8:0>	bit8-0	R	发送缓冲器 0

EUART 发送缓冲寄存器 2/3 (EUART_TB23)

偏移地址: 14_H

复位值: 00100000_00000000_00100000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	TBEF3	TP3	保留	TB3<8:0>											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBEF2	TP2	保留	TB2<8:0>											

—	bit31-30	—	—
TBEF3	bit29	R	发送缓冲器 3 空标志位 0: 满 1: 空
TP3	bit28	R	发送的奇偶校验位 发送缓冲器 3 对应的奇偶校验位
—	bit27-25	—	—
TB3<8:0>	bit24-16	R	发送缓冲器 3

—	bit15-14	—	—
TBEF2	bit13	R	发送缓冲器 2 空标志位 0: 满 1: 空
TP2	bit12	R	发送的奇偶校验位 发送缓冲器 2 对应的奇偶校验位
—	bit11-9	—	—
TB2<8:0>	bit8-0	R	发送缓冲器 2

EUART 接收缓冲寄存器 0/1 (EUART_RB01)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PE1	FE1	RBFF1	RP1	保留			RB1<8:0>								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE0	FE0	RBFF0	RP0	保留			RB0<8:0>								

PE1	bit31	R	接收缓冲器 1 数据校验错误标志位 0: 正确 1: 错误
FE1	bit30	R	接收缓冲器 1 数据帧错误标志位 0: 正确 1: 错误
RBEF1	bit29	R	接收缓冲器 1 满标志位 0: 空 1: 满
RP1	bit28	R	接收的奇偶校验位 接收缓冲器 1 对应的奇偶校验位
—	bit27-25	—	—
RB1<8:0>	bit24-16	R	接收缓冲器 1
PE0	bit15	R	接收缓冲器 0 数据校验错误标志位 0: 正确 1: 错误
FE0	bit14	R	接收缓冲器 0 数据帧错误标志位 0: 正确 1: 错误
RBEF0	bit13	R	接收缓冲器 0 满标志位 0: 空 1: 满
RP0	bit12	R	接收的奇偶校验位 接收缓冲器 0 对应的奇偶校验位
—	bit11-9	—	—
RB0<8:0>	bit8-0	R	接收缓冲器 0

EUART 接收缓冲寄存器 2/3 (EUART_RB23)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PE3	FE3	RBFF3	RP3	保留			RB3<8:0>								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE2	FE2	RBFF2	RP2	保留			RB2<8:0>								

PE3	bit31	R	接收缓冲器 3 数据校验错误标志位 0: 正确 1: 错误
FE3	bit30	R	接收缓冲器 3 数据帧错误标志位 0: 正确 1: 错误
RBFF3	bit29	R	接收缓冲器 3 满标志位 0: 空 1: 满
RP3	bit28	R	接收的奇偶校验位 接收缓冲器 3 对应的奇偶校验位
—	bit27-25	—	—
RB3<8:0>	bit24-16	R	接收缓冲器 3
PE2	bit15	R	接收缓冲器 2 数据校验错误标志位 0: 正确 1: 错误
FE2	bit14	R	接收缓冲器 2 数据帧错误标志位 0: 正确 1: 错误
RBFF2	bit13	R	接收缓冲器 2 满标志位 0: 空 1: 满
RP2	bit12	R	接收的奇偶校验位 接收缓冲器 2 对应的奇偶校验位
—	bit11-9	—	—
RB2<8:0>	bit8-0	R	接收缓冲器 2

EUART 中断使能寄存器 (EUART_IE)

偏移地址: 20_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	RBIM<1:0>	TBIM<1:0>	RXIDLEIE	TXIDLEIE	RNAIE	ARTEIE	TBWEIE	PEIE	FEIE	ROIE	RBIE	TBIE			

—	bit31-16	—	—
RBIM<1:0>	bit15-14	R/W	接收缓冲器满中断模式选择位 00: 字节满产生中断 01: 半字满产生中断 1x: 字满产生中断
TBIM<1:0>	bit13-12	R/W	发送缓冲器空中断模式选择位 00: 字节空产生中断 01: 半字空产生中断 1x: 字空产生中断
—	bit11-10	—	—
RXIDLEIE	bit9	R/W	接收空闲标志中断使能位 0: 禁止 1: 使能
TXIDLEIE	bit8	R/W	发送空闲标志中断使能位 0: 禁止 1: 使能
RNAIE	bit7	R/W	接收 NACK 中断使能位 0: 禁止 1: 使能
ARTEIE	bit6	R/W	自动重发失败中断使能位 0: 禁止 1: 使能
TBWEIE	bit5	R/W	发送数据错误中断使能位 0: 禁止 1: 使能
PEIE	bit4	R/W	接收校验错误中断使能位 0: 禁止 1: 使能
FEIE	bit3	R/W	接收帧错误中断使能位 0: 禁止 1: 使能
ROIE	bit2	R/W	接收数据溢出中断使能位

			0: 禁止 1: 使能
RBIE	bit1	R/W	接收缓冲器满中断使能位 0: 禁止 1: 使能
TBIE	bit0	R/W	发送缓冲器空中断使能位 0: 禁止 1: 使能

注：普通 UART 模式时，EUART_CON 寄存器中的 TRST 清除 TBIE 和 TBWEIE，RRST 清除 RBIE，ROIE，FEIE 和 PEIE。

EUART 中断标志寄存器 (EUART_IF)

偏移地址：24_H

复位值：00000000_00000000_00110011_00000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留					RNACK	RXIDLEIF	TXIDLEIF	RNAIF	ARTEIF	TBWEIF	PEIF	FEIF	ROIF	RBIF	TBIF

—	bit31-11	—	—
RNACK	bit10	R	接收到 NACK 的标志位 0: 接收到 ACK 1: 接收到 NACK
RXIDLEIF	bit9	R/W	接收空闲标志位 0: 忙碌 1: 接收空闲中断标志，初始复位为“1” 软件写 1 清除标志位，写 0 无效
TXIDLEIF	bit8	R/W	发送空闲标志位 0: 忙碌 1: 发送空闲中断标志，初始复位为“1” 软件写 1 清除标志位，写 0 无效
RNAIF	bit7	R/W	接收 NACK 中断标志位 0: 未接收到 NACK 1: 接收到 NACK（自动重发时不会更新该标志） 软件写 1 清除标志位，写 0 无效
ARTEIF	bit6	R/W	自动重发失败中断标志位 0: 自动重发状态正常 1: 自动重发失败 软件写 1 清除标志位，写 0 无效

TBWEIF	bit5	R/W	发送数据错误中断标志位 0: 发送数据正常 1: 发送数据错误 软件写 1 清除标志位, 写 0 无效
PEIF	bit4	R/W	接收校验错误中断标志位 0: 接收校验正常 1: 接收校验错误 软件写 1 清除标志位, 写 0 无效
FEIF	bit3	R/W	接收帧错误中断标志位 0: 接收帧正常 1: 接收帧错误 软件写 1 清除标志位, 写 0 无效
ROIF	bit2	R/W	接收数据溢出中断标志位 0: 未溢出 1: 溢出 软件写 1 清除标志位, 写 0 无效
RBIF	bit1	R	接收缓冲器满中断标志位 0: 未 1: 满
TBIF	bit0	R	发送缓冲器空中断标志位 0: 非空 1: 空

注: 对 EUART_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

EUART 7816 模式控制寄存器 (EUART_MOD)

偏移地址: 30_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								ETUS<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS<1:0>	ARTS<1:0>	TNAS<1:0>	ARRE	ARTE	PS	DAS	IOC	CHS	CK1E	CK0E	ERST	MOD			

—	bit31-24	—	—
ETUS<7:0>	bit23-16	R/W	ETU 保护时间选择位 0: 2 个 ETU 时间 1: 3 个 ETU 时间 ... 255: 257 个 ETU 时间
CKS<1:0>	bit15-14	R/W	ECK 时钟源选择位

			00: PCLK 01: PCLK/2 10: PCLK/4 11: PCLK/8
ARTS<1:0>	bit13-12	R/W	自动重发次数选择位 00: 重发 1 次 01: 最多重发 2 次 10: 最多重发 3 次 11: 连续重发, 直到数据发送正确为止
TNAS<1:0>	bit11-10	R/W	发送 NACK 信号宽度的选择位 00: 1 个 ETU 01: 1.5 个 ETU 1x: 2 个 ETU
ARRE	bit9	R/W	自动重收使能位 0: 禁止 1: 使能
ARTE	bit8	R/W	自动重发使能位 0: 禁止 1: 使能
PS	bit7	R/W	奇偶校验选择位 0: 奇校验 1: 偶校验
DAS	bit6	R/W	数据格式选择位 0: 正向约定 1: 反向约定
IOC	bit5	R/W	EIO 端口方向控制位 0: 接收数据, 发送应答 1: 发送数据, 接收应答
CHS	bit4	R/W	EIO 通讯通道选择位 0: E0IO0/E1IO0 端口 1: E0IO1/E1IO1 端口
CK1E	bit3	R/W	ECK1 端口使能位 0: 禁止 1: 使能
CK0E	bit2	R/W	ECK0 端口使能位 0: 禁止 1: 使能
ERST	bit1	W	7816 通讯模块软件复位 0: 读取时始终为 0 1: 软件复位
MOD	bit0	R/W	7816 通讯模式选择 0: 普通 UART 模式 1: 7816 模式

5.3.10 EUART应用说明

芯片支持 2 个增强型通用异步接收/发送器 EUART0/EUART1。

5.4 SPI同步串口通讯控制器 (SPI)

5.4.1 概述

- ◆ 支持主控模式、从动模式
- ◆ 支持 4 种数据传输格式
- ◆ 支持主控模式通讯时钟速率可配置
- ◆ 支持 4 级发送缓冲器和 4 级接收缓冲器
- ◆ 支持发送和接收缓冲器空/满中断
- ◆ 支持接收数据溢出中断、发送数据写错误中断、从动模式的发送数据错误中断
- ◆ 支持从动模式的片选变化中断、主控模式的空闲状态中断
- ◆ 支持主控模式延迟接收
- ◆ 支持主控模式发送间隔

注：SPI 内部与 RF 收发器连接，外部不可用。

5.4.2 结构框图




图 5-22 SPI 电路结构框图

5.4.3 SPI通讯模式

SPI 支持主控和从动两种通讯模式，配置 SPI_CON 寄存器的 MS 位，可选择通讯模式。

通讯时钟端口为 SCK，数据输出端口 SDO，数据输入端口 SDI；从动模式下的片选信号端口为 NSS，主控模式下可使用普通 I/O 端口作为片外从设备的片选信号端口。具体见下表所示：

SPI 通讯端口	SPI 主控模式	SPI 从动模式
SCK	支持	支持
SDO	支持	支持
SDI	支持	支持
NSS	—	支持

5.4.4 SPI数据格式

配置 SPI_CON 寄存器中 DFS，可选择 SPI 通讯数据格式，数据发送和接收时，均是高位在前，低位在后。如果是发送数据在先，接收数据在后，输出端口 SDO 会在第一个 SCK 时钟边沿，输出数据的 MSB 位；反之 SDO 在第一个 SCK 时钟边沿之前，输出数据的

MSB 位。

以下以 SPI 从动通讯模式为例，对数据通讯时序进行说明。

DFS<1:0> = 00: 上升沿发送（先），下降沿接收（后）




图 5-23 SPI 时钟上升沿发送，下降沿接收波形示意图

DFS<1:0> = 01: 下降沿发送（先），上升沿接收（后）




图 5-24 SPI 时钟下降沿发送，上升沿接收波形示意图

DFS<1:0> = 10: 上升沿接收（先），下降沿发送（后）




图 5-25 SPI 时钟上升沿接收，下降沿发送波形示意图

DFS<1:0> = 11: 下降沿接收（先），上升沿发送（后）




图 5-26 SPI 时钟下降沿接收，上升沿发送波形示意图

5.4.5 SPI同步发送器

支持 4 级发送缓冲器 TB0, TB1, TB2, TB3 和 1 级发送移位寄存器，可进行数据的连续发送，直到发送缓冲器和移位寄存器全空，最多可连续写入和发送 5 帧数据。发送缓冲器 TB0/1/2/3 为只读寄存器，只能通过发送数据寄存器 SPI_TBW 写入。

发送数据寄存器 SPI_TBW 为一个虚拟地址单元，物理上不存在实际的寄存器电路，写该寄存器地址单元时，实际上是将发送数据写入到发送缓冲器 TB0~TB3 中，再传输到发送移位寄存器，通过发送数据端口 SDO 进行数据发送。

发送数据寄存器 SPI_TBW 支持 3 种写入方式：字节写入，半字写入和字写入。

字节方式写入 SPI_TBW 时，发送数据被写入到发送缓冲器 TB0；半字方式写入 SPI_TBW 时，发送数据被同时写入到发送缓冲器 TB0 和 TB1，其中低字节存放在 TB1 中；字方式写入 SPI_TBW 时，发送数据被同时写入到发送缓冲器 TB0, TB1, TB2 和 TB3，其中低字节存放在 TB3 中。

发送数据从写入到发送到端口的数据流示意图如下所示：




图 5-27 SPI 发送数据流示意图

支持发送缓冲器空中断，配置 SPI_IE 寄存器中的 TBIM，可选择中断模式。

TBIM<1:0>=00，为字节空产生中断，即发送缓冲器 TB0 为空时，会置起 SPI_IF 寄存器中的中断标志 TBIF；

TBIM<1:0>=01，为半字空产生中断，即发送缓冲器 TB0 和 TB1 均为空时，会置起中断标志 TBIF；

TBIM<1:0>=10，为字空产生中断，即发送缓冲器 TB0, TB1, TB2 和 TB3 均为空时，会置起中断标志 TBIF。

支持发送数据寄存器 SPI_TBW 误写中断，当对 SPI_TBW 的写入方式，与发送缓冲器 TB0~TB3 的空闲状态冲突时，或写入操作访问错误时，会置起 SPI_IF 寄存器中的误写中断标志 TBWEIF。

5.4.6 SPI同步接收器

支持 4 级接收缓冲器 RB0, RB1, RB2, RB3 和 1 级接收移位寄存器, 可进行数据的连续接收, 直到接收缓冲器和移位寄存器全满, 最多可连续接收 5 帧数据, 再执行数据读取操作。读取接收数据寄存器 SPI_RBR, 可得到接收的数据, 对应的接收缓冲器清除满标志 RBFF0/RBFF1/RBFF2/RBFF3; 也可以读取接收缓冲器 RB0~RB3 得到接收的数据, 但不会清除满标志 RBFF0/RBFF1/RBFF2/RBFF3。

接收数据寄存器 SPI_RBR 为一个虚拟地址单元, 物理上不存在实际的寄存器电路, 读该寄存器地址单元时, 实际上是读取接收缓冲器 RB0~RB3 中的数据。

接收数据寄存器 SPI_RBR 支持 3 种读取方式: 字节读取, 半字读取和字读取。

字节方式读取 SPI_RBR 时, 实际是读取接收缓冲器 RB0 的数据; 半字方式读取 SPI_RBR 时, 实际是同时读取接收缓冲器 RB0 和 RB1 的数据, 其中 RB0 中的数据为低字节; 字方式读取 SPI_RBR 时, 实际是同时读取接收缓冲器 RB0, RB1, RB2 和 RB3, 其中 RB0 中的数据为低字节。

接收数据从接收端口到各级缓冲器的数据流示意图如下所示:



图 5-28 SPI 接收数据流示意图

接收缓冲器 RB0~RB3 的数据移到下一级缓冲器后, 会清除其接收满标志 RBFF0~RBFF3。

当 4 级接收缓冲器和 1 级接收移位寄存器均满时, 如果再次接收到数据位, 会置起 SPI_IF 寄存器中的接收数据溢出中断标志 ROIF, 同时不会接收新数据, 缓冲器数据仍保持。

支持接收缓冲器满中断, 配置 SPI_IE 寄存器中的 RBIM 位, 可选择中断模式。

RBIM<1:0>=00, 为字节满产生中断, 即接收缓冲器 RB0 为满时, 会置起 SPI_IF 寄存器中的中断标志 RBIF;

RBIM<1:0>=01, 为半字满产生中断, 即接收缓冲器 RB0 和 RB1 均为满时, 会置起中断标志 RBIF;

RBIM<1:0>=10, 为字满产生中断, 即接收缓冲器 RB0, RB1, RB2 和 RB3 均为满时, 会置起中断标志 RBIF。

5.4.7 SPI 通讯控制

配置 SPI 通讯模式, 数据格式; 对主控制模式, 还需配置 SPI_CON 寄存器的 CKS 位, 设定传输时钟速率, 并选择是否使能接收延迟和发送间隔, 对从动模式, 传输时钟由主机方提供; 配置 SPI_CON 寄存器中的 EN 位和 REN 位, 使能数据发送和接收; 将要发送的数据写入发送数据寄存器 SPI_TBW, 就可以开始数据的发送, 读取接收数据寄存器 SPI_RBR, 可以获得接收到的数据。

SPI 主控模式下, 发送缓冲器和发送移位寄存器中的数据发送完毕后, 进入空闲状态, 会置起空闲标志 SPI_STA 寄存器的 IDLE 位, 并且产生 SPI_IF 寄存器的空闲中断标志 IDIF。

SPI 从动模式下, 如果发送缓冲器 TB0~TB3 和发送移位寄存器均为空时, 又收到主机提供的通讯时钟, 则会置起发送错误中断标志 SPI_IF 寄存器的 TEIF。

SPI 从动模式，支持片选信号变化中断，配置 SPI_IE 寄存器的 NSSIE，可启用该中断。

配置 SPI_CON 寄存器的 RST，可将 SPI 通讯模块软件复位，复位后：禁止数据通讯，SPI_CON 寄存器的 EN=0；禁止相关中断，SPI_IE 寄存器的 TBIE=0, TBWEIE=0, RBIE=0, TEIE=0, ROIE=0, IDIE=0, NSSIE=0；复位相关中断标志为默认值，SPI_IF 寄存器中的 TBIF=1, TBWEIF=0, RBIF=0, TEIF=0, ROIF=0, IDIF=0, NSSIF=0；置起空闲标志，SPI_STA 寄存器的 IDLE=1；置起各发送缓冲器空标志 TBEF0/TBEF1/TBEF2/TBEF3=1；清除各接收缓冲器满标志 RBFF0/RBFF1/RBFF2/RBFF3=0。

5.4.8 SPI 延迟接收功能

SPI 通讯时，是利用时钟的上升/下降沿分别对数据的发送和接收进行同步。正常通讯时，对主机接收数据来说，从机送出的数据应在半个时钟周期内，到达主机接收端口，否则会造成主机接收数据的丢失。

SPI 主控模式支持延迟接收功能，配置 SPI_CON 寄存器中的 DRE 位，可启用该功能，主机可再延迟半个时钟周期，在下一个发送时钟边沿处，进行数据的接收采集。所以延迟接收功能启用后，从机发送端口和主机接收端口之间的线路延时，最大可接近 1 个通讯时钟周期。

举例说明 SPI 延迟接收功能：SPI_CON 寄存器中的 DFS<1:0>=00，上升沿发送（先），下降沿接收（后）。




图 5-29 SPI 延迟接收功能波形示意图

5.4.9 SPI 数据帧发送间隔功能

SPI 主控模式支持数据帧发送间隔功能，配置 SPI_CON 寄存器的 TME 位，可启用该功能，配置 SPI_CON 寄存器的 TMP<5:0>位，可设定发送间隔周期。当启用 SPI 数据帧发送间隔功能时，每帧数据发送完成后，会等待预先设定的发送间隔时间，再发送下一帧数据。

5.4.10 特殊功能寄存器

SPI 控制寄存器 (SPI_CON)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								TMP<5:0>				TMS	TME		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS<7:0>								DFS<1:0>	DRE	保留	REN	MS	RST	EN	

—	bit31-24	—	—
TMP<5:0>	bit23-18	R/W	SPI 帧发送间隔周期设置位 (仅主控模式支持)
TMS	bit17	R	SPI 帧发送间隔状态标志位 (仅主控模式支持) 0: 非发送间隔状态 1: 发送间隔状态
TME	bit16	R/W	SPI 帧发送间隔使能位 (仅主控模式支持) 0: 禁止 1: 使能
CKS<7:0>	bit15-8	R/W	SPI 通讯时钟设置位 (仅主控模式支持)
DFS<1:0>	bit7-6	R/W	SPI 通讯数据格式 00: 上升沿发送 (先), 下降沿接收 (后) 01: 下降沿发送 (先), 上升沿接收 (后) 10: 上升沿接收 (先), 下降沿发送 (后) 11: 下降沿接收 (先), 上升沿发送 (后)
DRE	bit5	R/W	SPI 延迟接收使能位 (仅主控模式支持) 0: 禁止 1: 使能
—	bit4	—	—
REN	bit3	R/W	SPI 接收使能位 0: 禁止 1: 使能 (需 EN 同时使能)
MS	bit2	R/W	SPI 通讯模式选择位 0: 主控模式 1: 从动模式
RST	bit1	W	SPI 软件复位 0: 读取时始终为 0 1: 软件复位, 自动清零
EN	bit0	R/W	SPI 通讯使能位 0: 禁止 1: 使能 (SPI 通讯使能, 但仅使能数据发送)

注 1: SPI 通讯时钟特率计算公式如下:

CKS<7:0>=0x00 时: FPCLK; CKS<7:0>=0x01~0xFF 时: FPCLK/(CKS * 2)。

注 2: SPI 帧发送间隔周期计算公式如下:

TSCK * (1 + TMP), 即时间间隔为 1~64 个通讯时钟周期 TSCK。

SPI 发送数据写入寄存器 (SPI_TBW)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TBW<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TBW<15:0>															

TBW<31:0>	bit31-0	W	<p>写入的发送数据</p> <p>字节写入时: 仅允许对 TBW<7:0>写入</p> <p>半字写入时: 仅允许对 TBW<15:0>写入</p> <p>字写入时: 对 TBW<31:0>写入</p>
-----------	---------	---	---

SPI 接收数据读取寄存器 (SPI_RBR)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RBR<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RBR<15:0>															

RBR<31:0>	bit31-0	R	<p>读取的接收数据</p> <p>字节读取时: 仅允许对 RBR<7:0>读取</p> <p>半字读取时: 仅允许对 RBR<15:0>读取</p> <p>字读取时: 对 RBR<31:0>读取</p>
-----------	---------	---	---

SPI 中断使能寄存器 (SPI_IE)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		RBIM<1:0>		TBIM<1:0>		保留		TBWEIE		NSSIE	IDIE	ROIE	TEIE	RBIE	TBIE

—	bit31-12	—	—
RBIM<1:0>	bit11-10	R/W	<p>SPI 接收缓冲器满中断模式选择位</p> <p>00: 字节满产生中断</p> <p>01: 半字满产生中断</p> <p>10: 字满产生中断</p>

			11: 保留
TBIM<1:0>	bit9-8	R/W	SPI 发送缓冲器空中断模式选择位 00: 字节空产生中断 01: 半字空产生中断 10: 字空产生中断 11: 保留
—	bit7	—	—
TBWEIE	bit6	R/W	SPI 发送数据写错误中断使能位 0: 禁止 1: 使能
NSSIE	bit5	R/W	SPI 片选变化中断使能位 (仅从动模式支持) 0: 禁止 1: 使能
IDIE	bit4	R/W	SPI 空闲状态中断使能位 (仅主控模式支持) 0: 禁止 1: 使能
ROIE	bit3	R/W	SPI 接收数据溢出中断使能位 0: 禁止 1: 使能
TEIE	bit2	R/W	SPI 发送数据错误中断使能位 (仅从动模式支持) 0: 禁止 1: 使能
RBIE	bit1	R/W	SPI 接收缓冲器满中断使能位 0: 禁止 1: 使能
TBIE	bit0	R/W	SPI 发送缓冲器空中断使能位 0: 禁止 1: 使能

SPI 中断标志寄存器 (SPI_IF)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									TBWEIF	NSSIF	IDIF	ROIF	TEIF	RBIF	TBIF

—	bit31-7	—	—
TBWEIF	bit6	R/W	SPI 发送数据写错误中断标志位 0: 未发生写错误 1: 发生写错误, 可能会出现下列错误: 对 TBW 字写入时, 发送缓冲器 TB0/1/2/3 未全空; 对 TBW 半字写入时, 发送缓冲器 TB0/1/2/3 未半

			空; 对 TBW 字节写入时,发送缓冲器 TB0/1/2/3 全满; 对 TBW<31:16>进行半字写入; 对 TBW<31:8>进行字节写入。 软件写 1 清除标志位, 写 0 无效
NSSIF	bit5	R/W	SPI 片选变化中断标志位 (仅从动模式支持) 0: 片选信号未发生变化 1: 片选信号发生变化 软件写 1 清除标志位, 写 0 无效
IDIF	bit4	R/W	SPI 空闲中断标志位 (仅主控模式支持) 0: 未进入空闲状态 1: 进入空闲状态 软件写 1 清除标志位, 写 0 无效; 或软件写寄存器 SPI_TBW 清除标志位
ROIF	bit3	R/W	SPI 接收数据溢出中断标志位 0: 未溢出 1: 溢出 软件写 1 清除标志位, 写 0 无效
TEIF	bit2	R/W	SPI 发送错误中断标志位 (仅从动模式支持) 0: 未发生发送错误 1: 发生发送错误: 发送缓冲器和发送移位寄存器全空时, 又收到主控方提供的通讯时钟 软件写 1 清除标志位, 写 0 无效
RBIF	bit1	R	SPI 接收缓冲器满中断标志位 读 RBR 可清除中断标志
TBIF	bit0	R	SPI 发送缓冲器空中断标志位 写 TBW 可清除中断标志

注: 对 SPI_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

SPI 发送缓冲寄存器 (SPI_TB)

偏移地址: 18H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TB3<7:0>								TB2<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TB1<7:0>								TB0<7:0>							

TB3<7:0>	bit31-24	R	发送数据缓冲器 3
TB2<7:0>	bit23-16	R	发送数据缓冲器 2
TB1<7:0>	bit15-8	R	发送数据缓冲器 1
TB0<7:0>	bit7-0	R	发送数据缓冲器 0

SPI 接收缓冲寄存器 (SPI_RB)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RB3<7:0>								RB2<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RB1<7:0>								RB0<7:0>							

RB3<7:0>	bit31-24	R	接收数据缓冲器 3
RB2<7:0>	bit23-16	R	接收数据缓冲器 2
RB1<7:0>	bit15-8	R	接收数据缓冲器 1
RB0<7:0>	bit7-0	R	接收数据缓冲器 0

SPI 状态寄存器 (SPI_STA)

偏移地址: 20_H

复位值: 00000000_00000001_00001111_10000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															IDLE
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RBFF3	RBFF2	RBFF1	RBFF0	TBEF3	TBEF2	TBEF1	TBEF0	NSS	保留						

—	bit31-17	—	—
IDLE	bit16	R	SPI 空闲标志位 (仅主控模式支持) 0: 非空闲状态 1: 空闲状态
RBFF3	bit15	R	接收缓冲器 RB3 满标志位 0: 空 1: 满
RBFF2	bit14	R	接收缓冲器 RB2 满标志位 0: 空 1: 满
RBFF1	bit13	R	接收缓冲器 RB1 满标志位 0: 空 1: 满
RBFF0	bit12	R	接收缓冲器 RB0 满标志位 0: 空 1: 满
TBEF3	bit11	R	发送缓冲器 TB3 空标志位 0: 满

			1: 空
TBEF2	bit10	R	发送缓冲器 TB2 空标志位 0: 满 1: 空
TBEF1	bit9	R	发送缓冲器 TB1 空标志位 0: 满 1: 空
TBEF0	bit8	R	发送缓冲器 TB0 空标志位 0: 满 1: 空
NSS	bit7	R	SPI 片选标志位 (仅从动模式支持) 0: 选中 1: 未选中
—	bit6-0	—	—

5.4.11 SPI应用说明

芯片支持 1 个 SPI 同步串口通讯控制器，为 SPI。

5.5 I2C总线串口通讯控制器 (I2C)

5.5.1 概述

- ◆ 支持单主控模式
 - ◇ 支持自动重复寻呼功能
 - ◇ 支持自动发送“停止位”功能
 - ◇ 支持数据应答延迟功能
 - ◇ 支持数据帧传输间隔功能
 - ◇ 支持软件触发“起始位”
 - ◇ 支持软件触发“停止位”
 - ◇ 支持软件触发数据接收，接收模式可配
- ◆ 支持从动模式
 - ◇ 支持7位从机地址可配
 - ◇ 支持从机地址匹配中断标志
 - ◇ 支持接收“停止位”中断标志
 - ◇ 支持时钟线自动下拉等待请求功能
 - ◇ 支持自动发送“未应答”功能
- ◆ 支持4级发送缓冲器和4级接收缓冲器
- ◆ 通讯端口 SCL 和 SDA，均支持输出模式可配置：推挽输出或开漏输出
- ◆ 通讯端口 SCL 和 SDA 支持16倍速采样器可配置
- ◆ 支持发送和接收缓冲器空/满中断
- ◆ 支持起始位中断、停止位中断
- ◆ 支持接收数据溢出中断、发送数据写错误中断

5.5.2 结构框图




图 5-30 I2C 电路结构框图

5.5.3 I2C总线基本原理

5.5.3.1 I2C通讯协议

I2C 总线通讯协议，读写操作示意图如下所示：




图 5-31 I2C 总线通讯协议示意图

I2C 通讯由主控器发起，发送启动信号 **S** 控制总线，发送停止信号 **P** 释放总线。

I2C 总线上可以同时有多个主控器（前提是每个主控器都支持多主机仲裁机制），并至少需要一个从动器，且每一个从动器都必须有一个独立且唯一的寻呼地址。

主控器在发送启动信号后，紧接着发送寻呼从机地址和读写控制位。

读写控制位 $\overline{R/\overline{W}}$ ，用于通知从动器数据传送的方向，“0”表示由主控器向从动器“写”数据，“1”表示由主控器向从动器“读”数据。

I2C 通讯协议支持应答机制，即发送方每传送一个字节的的数据（包括寻呼地址），接收方必须反馈一个应答信号（**ACK** 或 **NACK**），发送方再根据应答信号进行下一步的操作。

如果主控器和从动器的时钟端口（**SCL**）都使用输出开漏设计，且主控器支持时钟线等待请求操作，那么从动器可以在时钟线为低电平时下拉时钟线，使主控器等待从动器，直到从动器释放时钟线。

I2C 通讯时，每个数据字节在传输时都是高位在前，低位在后。

I2C 通讯时，数据线 **SDA** 的数据信号电平，只在时钟线 **SCL** 的低电平期间变化，在 **SCL** 高电平期间应保持稳定。如果 **SDA** 电平在 **SCL** 高电平期间变化，则会触发起始位或停止位，由高到低变化触发起始位，由低到高变化触发停止位。

5.5.3.2 I2C数据传输格式

I2C 通讯时，根据从动器的具体设计规格，确定实际的数据传输格式。以下只介绍一种常用的 I2C 通讯数据传输格式：




图 5-32 I2C 主控器写入从动器数据示意图




图 5-33 I2C 主控器读取从动器数据示意图

5.5.4 I2C通讯端口配置

I2C 通讯端口 SCL 和 SDA，均支持推挽输出和开漏输出两种模式，配置 I2C_CON 寄存器的 SCLOD 位和 SDAOD 位，可分别进行选择。

推挽输出是 I/O 端口的标准输出，输出数据 0 和 1 时，I/O 端口电平也分别为 0 和 1。

对推挽输出模式，存在端口电平冲突的风险。例如：当主控器输出 0，而从动器输出 1 时，会发生端口信号电平冲突，导致端口状态不确定。

开漏输出是 I2C 总线协议中的标准模式，可以避免端口电平冲突问题。开漏输出端口的示意图如下所示：




图 5-34 开漏输出端口示意图

开漏输出端口的高电平由 I2C 总线的上拉电阻提供，而低电平由主控器与从动器共同决定。任何一方都可以将总线电平下拉到 0，但只有当双方都释放总线后，总线电平才能被上拉到 1。

5.5.5 I2C 时基定时器与 16 倍速采样器

通讯端口 SCL 和 SDA 支持 16 倍采样器，配置 I2C_CON 寄存器的 SCLSE 和 SDASE 可使能两个端口的采样器。I2C 时基定时器的计数周期，作为 16 倍速采样器的采样周期。

在 I2C 主控模式下，I2C 时基定时器还用于提供通讯传输波特率。

如果需要使用 16 倍速采样器，或使用 I2C 主控模式，均必须使能 I2C 时基定时器。I2C_CON 寄存器中配置 TJE，可使能该时基定时器，配置 TJP，可设定时基定时周期。

I2C 主控模式下，总线端口信号的时序参数如下：

参数名称	参数符号	使能 16 倍速采样器	禁止 16 速倍采样器
启动/重新启动位建立时间	$T_{su:S}$	$> T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
启动/重新启动位保持时间	$T_{hd:S}$	$> T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
停止位建立时间	$T_{su:P}$	$> T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
停止位保持时间	$T_{hd:P}$	$> T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
数据/应答位建立时间	$T_{su:DA}$	$> T_{osc} \times (T_{JP}+1) \times 4$	$T_{osc} \times (T_{JP}+1) \times 4$
数据/应答位保持时间	$T_{hd:DA}$	$> T_{osc} \times (T_{JP}+1) \times 8$	$T_{osc} \times (T_{JP}+1) \times 4$
通讯时钟高电平脉宽	T_{HIGH}	$T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
通讯时钟低电平脉宽	T_{LOW}	$T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$

表 5-1 I2C 总线端口信号的时序参数列表




图 5-35 I2C 总线端口信号的波形示意图

使能 16 倍速采样器后，采样器对 I2C 总线进行采样，而 I2C 总线由于上拉电阻的作用，开始时的电平是不稳定的，当 I2C 总线电平稳定后，采样器的输出才能稳定。因此，这段不稳定的时间将造成 I2C 传输波特率的下降，下降程度取决于总线电平上升边沿的时间。

I2C 主控模式下，传输波特率计算公式如下（Fosc 为系统时钟频率）：

使能通讯端口的 16 倍速采样器时： $F_{SCL} = F_{osc} / ((T_{JP} + 1) \times 24)$ ；

禁止通讯端口的 16 倍速采样器时： $F_{SCL} = F_{osc} / ((T_{JP} + 1) \times 16)$ 。

5.5.6 I2C 通讯发送器

支持 4 级发送缓冲器 TB0, TB1, TB2, TB3 和 1 级发送移位寄存器，可进行数据的连续发送，直到发送缓冲器和移位寄存器全空，最多可连续写入和发送 5 帧数据。发送缓冲器 TB0~TB3 为只读寄存器，只能通过发送数据寄存器 I2C_TBW 写入。

发送数据寄存器 I2C_TBW 为一个虚拟地址单元，物理上不存在实际的寄存器电路，写该寄存器地址单元时，实际上是将发送数据写入到发送缓冲器 TB0~TB3 中，再传输到发送移位寄存器，通过数据端口 SDA 进行数据发送。

发送数据寄存器 I2C_TBW 支持 3 种写入方式：字节写入，半字写入和字写入。

字节方式写入 I2C_TBW 时，发送数据被写入到发送缓冲器 TB0；半字方式写入 I2C_TBW 时，发送数据被同时写入到发送缓冲器 TB0 和 TB1，其中低字节存放在 TB1 中；字方式写入 I2C_TBW 时，发送数据被同时写入到发送缓冲器 TB0, TB1, TB2 和 TB3，其中低字节存放在 TB3 中。

发送数据从写入到发送到端口的数据流示意图如下所示：



图 5-36 I2C 发送数据流示意图

支持发送缓冲器空中断，配置 I2C_IE 寄存器中的 TBIM，可选择中断模式。

TBIM<1:0>=00，为字节空产生中断，即发送缓冲器 TB0 为空时，会置起 I2C_IF 寄存器的中断标志 TBIF；

TBIM<1:0>=01，为半字空产生中断，即发送缓冲器 TB0 和 TB1 均为空时，会置起中断标志 TBIF；

TBIM<1:0>=10，为字空产生中断，即发送缓冲器 TB0, TB1, TB2 和 TB3 均为空时，会置起中断标志 TBIF。

支持发送数据寄存器 I2C_TBW 误写中断，当对 I2C_TBW 的写入方式，与发送缓冲器

TB0~TB3 的空闲状态冲突时，或写入操作访问错误时，会置起 I2C_IF 寄存器中的误写中断标志位 TBWEIF。

5.5.7 I2C通讯接收器

支持 4 级接收缓冲器 RB0, RB1, RB2, RB3 和 1 级接收移位寄存器，可进行数据的连续接收，直到接收缓冲器和移位寄存器全满，最多可连续接收 5 帧数据，再执行数据读取操作。读取接收数据寄存器 I2C_RBR，可得到接收的数据，对应的接收缓冲器清除 I2C_STA 寄存器中的满标志 RBFF0~RBFF3；也可以读取接收缓冲器 RB0~RB3 得到接收的数据，但不会清除 I2C_STA 寄存器中的满标志 RBFF0~RBFF3。

接收数据寄存器 I2C_RBR 为一个虚拟地址单元，物理上不存在实际的寄存器电路，读该寄存器地址单元时，实际上是读取接收缓冲器 RB0~RB3 中的数据。

接收数据寄存器 I2C_RBR 支持 3 种读取方式：字节读取，半字读取和字读取。

字节方式读取 I2C_RBR 时，实际是读取接收缓冲器 RB0 的数据；半字方式读取 I2C_RBR 时，实际是同时读取接收缓冲器 RB0 和 RB1 的数据，其中 RB0 中的数据为低字节；字方式读取 I2C_RBR 时，实际是同时读取接收缓冲器 RB0, RB1, RB2 和 RB3，其中 RB0 中的数据为低字节。

接收数据从数据端口到各级缓冲器的数据流示意图如下所示：



图 5-37 I2C 接收数据流示意图

接收缓冲器 RB0~RB3 的数据移到下一级缓冲器后，会清除其接收 I2C_STA 寄存器中的满标志 RBFF0~RBFF3。

当 4 级接收缓冲器和 1 级接收移位寄存器均满时，会立即置起 I2C_IF 寄存器中的接收数据溢出中断标志 ROIF，同时不会接收新数据。

支持接收缓冲器满中断，配置 I2C_IE 寄存器中的 RBIM，可选择中断模式。

RBIM<1:0>=00，为字节满产生中断，即接收缓冲器 RB0 为满时，会置起 I2C_IF 寄存器的中断标志 RBIF；

RBIM<1:0>=01，为半字满产生中断，即接收缓冲器 RB0 和 RB1 均为满时，会置起中断标志 RBIF；

RBIM<1:0>=10，为字满产生中断，即接收缓冲器 RB0, RB1, RB2 和 RB3 均为满时，会置起中断标志 RBIF。

5.5.8 I2C通讯控制

I2C_CON 寄存器中，配置 RST，可将 I2C 通讯模块软件复位，复位后：禁止数据通讯 EN=0；I2C_IE 寄存器中，禁止相关中断，SRIE=0，SPIE=0，TBIE=0，RBIE=0，TEIE=0，ROIE=0，NAIE=0；I2C_IF 寄存器中复位相关中断标志为默认值，SRIF=0，SPIF=0，TBIF=1，RBIF=0，TEIF=0，ROIF=0，NAIF=0；I2C_STA 寄存器中，置起空闲标志 IDLE=1；置起各发送缓冲器空标志 TBEF0~TBEF3=1；清除各接收缓冲器满标志 RBFF0~RBFF3=0。

5.5.8.1 I2C起始位

I2C_MOD 寄存器中配置 SRT，可触发 I2C 发送起始位，启动或重新启动一次传输操作，发送寻呼从动器地址。起始位波形图如下：




图 5-38 I2C 起始位波形图

I2C 主控模式，支持自动寻呼功能。I2C_MOD 寄存器中配置 SRAE，可使能自动寻呼功能，I2C 主控器会自动判断“地址应答”位，若该“地址应答”位为未应答 NACK，则自动发送起始位，重新启动本次地址寻呼操作，并且直到接收到应答 ACK 才停止继续重新启动。在芯片应用时，使能 I2C 自动寻呼功能前，需确保被寻呼的地址是真实存在的，否则会造成主控器芯片持续重新启动地址寻呼。

举例说明自动寻呼功能：芯片通过 I2C 向 EEPROM 器件写入数据时，存在写等待时间。在 EEPROM 存储器本身写数据期间，主控器芯片寻呼该器件时，将收到未应答 NACK。可有两种方法解决 EEPROM 写数据期间的地址寻呼问题：一种是主控器芯片设定寻呼间隔，在 EEPROM 数据写操作完成后，再寻呼该器件；另一种是主控器芯片启动自动寻呼功能，持续寻呼该器件，直到收到应答 ACK 为止。




图 5-39 I2C 自动寻呼波形图

5.5.8.2 I2C停止位

I2C_MOD 寄存器中配置 SPT，可触发 I2C 发送停止位，结束本次传输操作。停止位波形图如下：




图 5-40 I2C 停止位波形图

I2C 主控模式，支持自动结束功能。配置 I2C_MOD 寄存器中的 SPAE，可启用自动结束功能，在发送 NACK 或接收 NACK 后，自动发送停止位，结束本次不成功的传输操作。自动结束功能的优先级小于自动寻呼功能。

5.5.8.3 I2C 应答延迟功能

I2C 的主控模式，支持应答延迟功能，I2C_MOD 寄存器中配置 ADE，可启用该功能，I2C_MOD 寄存器中配置 ADLY，可设定应答延迟的时间。应答延迟功能启用后，I2C 主控器将延迟发送通讯时钟 SCL 的应答位脉冲。

当从动器不能按照正常数据的通讯速率，对应答位进行接收和发送时，主控器可启用应答延迟功能，并根据从动器的具体设计规格，设定应答延迟时间。

举例说明 I2C 应答延迟功能：ADLY<2:0>=001，延迟时间为 1 个 T_{SCL}，通讯波形示意图如下：




图 5-41 I2C 应答延迟功能波形示意图

5.5.8.4 I2C 数据帧传输间隔功能

I2C 主控模式，支持数据帧传输间隔功能，I2C_MOD 寄存器中配置 TIS，可启用该功能，并设定间隔的时间。数据帧传输间隔时间设定后，在当前数据帧的应答位脉冲之后，I2C 主控器将延迟一段设定的时间，再发送下一个数据帧的通讯脉冲。

当从动器不能及时读取接收到的数据，或准备好发送的数据时，主控器可根据从动器的具体设计规格，设定数据帧的传输间隔。

举例说明 I2C 数据帧传输间隔功能：TIS<3:0>=0001，间隔时间为 1 个 T_{SCL}，通讯波形示意图如下：




图 5-42 I2C 数据帧传输间隔功能波形示意图

5.5.8.5 I2C 时钟线自动下拉等待请求功能

I2C 从动模式，支持时钟线自动下拉等待请求功能，I2C_MOD 寄存器中配置 CSE，可启用该功能。

为实现 I2C 时钟线的下拉等待请求功能，还需 I2C_CON 寄存器中配置 SCLOD，将通讯端口 SCL 选择为开漏输出模式，通过上拉电阻提供高电平，使从动器可对时钟线下拉控制，使主控制器等待。

在通常情况下，从动器处于释放时钟线的状态，时钟线 SCL 完全由主控制器控制。但当从动器出现异常情况，短时间内无法继续进行数据传输时，从动器可以在时钟线 SCL 为低电平时输出 0（不可以在高电平时输出 0，否则会破坏数据传输过程），强行使 SCL 保持低电平，使主控制器进入通讯等待状态，直到从动器释放时钟线。时钟线下拉等待请求波形示意图如下：




图 5-43 I2C 时钟线下拉等待波形示意图

I2C 从动模式下，时钟自动下拉等待请求功能使能后，当接收到本芯片寻呼地址和读操作位时，如果 I2C 的发送缓冲器和发送移位寄存器全空，且自动发送未应答使能位 ANAE=0，则会自动将时钟线下拉；当接收到本芯片寻呼地址和写操作位时，如果 I2C 的接收缓冲器和接收移位寄存器全满，则会自动将时钟线下拉。

5.5.8.6 I2C 自动发送未应答功能

I2C 从动模式，支持自动发送未应答 NACK 功能，I2C_MOD 寄存器中配置 ANAE，可启用该功能。从动器使能自动发送未应答功能时，不会强制控制时钟线（即使时钟线自动下拉使能位 CSE=1），适用于通讯端口 SCL 选择为推挽输出或开漏输出模式两种情况。

I2C 从动模式下，自动发送未应答 NACK 功能使能后，当接收到本芯片寻呼地址和读操作位时，如果 I2C 的发送缓冲器和发送移位寄存器全空，则会自动发送未应答 NACK；当接收到本芯片寻呼地址和写操作位时，如果 I2C 的接收缓冲器和接收移位寄存器全满，则会自动发送未应答 NACK，通知主控制器重新通讯。

5.5.9 特殊功能寄存器

I2C 控制寄存器 (I2C_CON)

偏移地址: 00H

复位值: 00000000_00000000_11111111_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留								SA<7:0>								RW
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
TJP<7:0>								TJE	保留	SDASE	SCLSE	SDAOD	SCLOD	RST	EN	

—	bit31-24	—	—
SA<7:0>	bit23-17	R/W	从机地址位 主控模式: 触发“启动/重新启动”操作时, 自动发送 从动模式: 接收到“启动/重新启动”后用于匹配比较
RW	bit16	R/W	I2C 读写控制位 0: 写操作 1: 读操作 主控模式: 该位可读可写, 触发“启动/重新启动”操作时, 自动发送该位 从动模式: 该位只可读, 从机地址匹配后, 硬件自动根据接收到的控制位值, 更新该位
TJP<7:0>	bit15-8	R/W	I2C 时基定时周期设置位 00~FF: 分别为 1~256 个 TPCLK
TJE	bit7	R/W	I2C 时基定时器使能位 0: 禁止 1: 使能
—	bit6	—	—
SDASE	bit5	R/W	SDA 端口 16 倍速采样使能位 0: 禁止 1: 使能
SCLSE	bit4	R/W	SCL 端口 16 倍速采样使能位 0: 禁止 1: 使能
SDAOD	bit3	R/W	SDA 端口输出模式选择位 0: 推挽输出 1: 开漏输出
SCLOD	bit2	R/W	SCL 端口输出模式选择位 0: 推挽输出 1: 开漏输出
RST	bit1	W	I2C 软件复位 0: 读取时始终为 0

			1: 软件复位, 自动清零
EN	bit0	R/W	I2C 通讯使能位 0: 禁止 1: 使能

I2C 工作模式寄存器 (I2C_MOD)

偏移地址: 04H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留							TAS	保留					BLD	RDT	SPT	SRT
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
TIS<3:0>			ADE		ADLY<2:0>		SPAE	SRAE	ANAE	CSE	RDM<2:0>			MS		

—	bit31-25	—	—
TAS	bit24	R/W	I2C 发送应答设置位 (仅从动模式支持) 0: 发送 ACK 1: 发送 NACK
—	bit23-20	—	—
BLD	bit19	R/W	I2C 总线释放功能控制位 (仅主控模式支持) 0: 无效 1: SDA 端口为高电平, SCL 端口发送 8 个时钟。该功能需配合 I2C 起始位和停止位使用, 达到释放时钟线和数据线的目的。
RDT	bit18	R/W	I2C 接收数据触发位 (仅主控模式支持) 0: 无效 1: 开始发送通讯时钟, 接收数据, 由 RDM 位配置接收数据模式
SPT	bit17	R/W	I2C 停止位触发位 (仅主控模式支持) 0: 无效 1: 触发停止位
SRT	bit16	R/W	I2C 起始位触发位 (仅主控模式支持) 0: 无效 1: 触发起始位, 产生起始位发送完成中断标志
TIS<3:0>	bit15-12	R/W	I2C 数据帧传输间隔设置位 (仅主控模式支持) 0000: 禁止 0001~1111: 分别为 1~15 个 I2C 通讯时钟周期
ADE	bit11	R/W	I2C 应答延迟使能位 (仅主控模式支持) 0: 禁止 1: 使能
ADLY<2:0>	bit10-8	R/W	I2C 应答延迟时间设置位 (仅主控模式支持) 000: 0.5 个 I2C 通讯时钟周期 001: 1 个 I2C 通讯时钟周期

			010: 1.5 个 I2C 通讯时钟周期 011: 2 个 I2C 通讯时钟周期 100: 2.5 个 I2C 通讯时钟周期 101: 3 个 I2C 通讯时钟周期 110: 3.5 个 I2C 通讯时钟周期 111: 4 个 I2C 通讯时钟周期
SPAE	bit7	R/W	I2C 自动结束使能位 (仅主控模式支持) 0: 禁止 1: 使能 (当发送或接收 NACK 后, 自动发送停止位, 优先级小于 SRAE)
SRAE	bit6	R/W	I2C 自动寻呼使能位 (仅主控模式支持) 0: 禁止 1: 使能 (若寻呼地址的应答位为 NACK, 则自动重启动本次寻呼操作)
ANAE	bit5	R/W	I2C 自动发送未应答使能位 (仅从动模式支持) 0: 禁止 1: 使能
CSE	bit4	R/W	I2C 时钟线自动下拉等待请求使能位 (仅从动模式支持) 0: 禁止 1: 使能
RDM<2:0>	bit3-1	R/W	I2C 接收模式选择位 (仅主控模式支持) 000: 接收 1 字节, 发送 ACK 001: 接收 1 字节, 发送 NACK 010: 连续接收 2 字节, 每个字节发送 ACK 011: 连续接收 2 字节, 前 1 字节发送 ACK, 后 1 字节, 发送 NACK 100: 连续接收 4 字节, 每个字节发送 ACK 101: 连续接收 4 字节, 前 3 字节发送 ACK, 后 1 字节, 发送 NACK 110: 连续接收, 每个字节发送 ACK 111: 完成该字节接收, 发送 NACK
MS	bit0	R/W	I2C 通讯模式选择位 0: 主控模式 1: 从动模式

注: 如果 ANAE 与 CSE 同时为 1, 则 ANAE 优先级高, 即发送未应答位后, 不会将 I2C 时钟线自动下拉。

I2C 中断使能寄存器 (I2C_IE)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		TIDLEIE		RBIM<1:0>		TBIM<1:0>		保留	NAIE	ROIE	TEIE	RBIE	TBIE	SPIE	SRIE

—	bit31-13	—	—
TIDLEIE	bit12	R/W	I2C 发送空闲中断使能位 0: 禁止 1: 使能
RBIM<1:0>	bit11-10	R/W	I2C 接收缓冲器满中断模式选择位 00: 字节满产生中断 01: 半字满产生中断 10: 字满产生中断 11: 保留
TBIM<1:0>	bit9-8	R/W	I2C 发送缓冲器空中断模式选择位 00: 字节空产生中断 01: 半字空产生中断 10: 字空产生中断 11: 保留
—	bit7	—	—
NAIE	bit6	R/W	I2C 未应答 NACK 中断使能位 0: 禁止 1: 使能
ROIE	bit5	R/W	I2C 接收数据溢出中断使能位 0: 禁止 1: 使能
TEIE	bit4	R/W	I2C 发送数据错误中断使能位 0: 禁止 1: 使能
RBIE	bit3	R/W	I2C 接收缓冲器满中断使能位 0: 禁止 1: 使能
TBIE	bit2	R/W	I2C 发送缓冲器空中断使能位 0: 禁止 1: 使能
SPIE	bit1	R/W	I2C 停止位中断使能位 0: 禁止 1: 使能
SRIE	bit0	R/W	I2C 起始位中断使能位 0: 禁止 1: 使能

I2C 中断标志寄存器 (I2C_IF)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000100_b

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

保留

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

保留

TIDLECF

TIDLEIF

保留

NAIF

ROIF

TEIF

RBIF

TBIF

SPIF

SRIF

—	bit31-13	—	—
TIDLECF	bit12	W	I2C 发送空闲中断标志位 TIDLEIF 清除标志位 0: 无效 1: 清除中断标志 TIDLEIF
TIDLEIF	bit11	R	I2C 发送空闲中断标志位 0: 未产生空闲中断 1: 空闲中断标志
—	bit10-7	—	—
NAIF	bit6	R/W	I2C 未应答中断标志位 0: 未产生未应答 NACK 1: 产生未应答 NACK I2C 接收或发送 NACK 位后, 产生中断标志 软件写 1 清除标志位, 写 0 无效
ROIF	bit5	R/W	I2C 接收数据溢出中断标志位 0: 未溢出 1: 溢出 软件写 1 清除标志位, 写 0 无效
TEIF	bit4	R/W	I2C 发送错误中断标志位 0: 未发生发送错误 1: 发生发送错误: 发送缓冲器和发送移位寄存器全空时, 又收到主控方提供的通讯时钟 软件写 1 清除标志位, 写 0 无效
RBIF	bit3	R	I2C 接收缓冲器满中断标志位 0: 非满 1: 满
TBIF	bit2	R	I2C 发送缓冲器空中断标志位 0: 非空 1: 空
SPIF	bit1	R/W	I2C 停止位中断标志位 0: 未产生停止位 1: 产生停止位 主控模式: 发送停止位后产生中断标志。 从动模式: 接收停止位后产生中断标志。 软件写 1 清除标志位, 写 0 无效
SRIF	bit0	R/W	I2C 起始位中断标志位

			<p>0: 未产生起始位 1: 产生起始位</p> <p>主控模式: 如果禁止自动寻呼, 发送完“起始位+地址+接收应答位后”产生中断标志。如果使能自动寻呼, 发送完“起始位+地址+接受应答位”, 并且应答位为ACK时, 产生中断标志。</p> <p>从动模式: 接收到“起始位+地址位+读写控制位”, 且地址匹配时, 在发送应答位或未应答位之前, 产生中断标志。</p> <p>软件写 1 清除标志位, 写 0 无效</p>
--	--	--	---


注 1: 对 I2C_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

注 2: 对发送空闲中断标志位 TIDLEIF, 写操作时对应于寄存器位 I2C_IF<12>, 读操作时对应于 I2C_IF<11>。

I2C 发送数据写入寄存器 (I2C_TBW)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B




TBW<31:0>	bit31-0	W	<p>写入的发送数据</p> <p>字节写入时: 仅允许对 TBW<7:0>写入 半字写入时: 仅允许对 TBW<15:0>写入 字写入时: 对 TBW<31:0>写入</p>
-----------	---------	---	---

I2C 接收数据读取寄存器 (I2C_RBR)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B



RBR<31:0>	bit31-0	R	<p>读取的接收数据</p> <p>字节读取时: 仅允许对 RBR<7:0>读取 半字读取时: 仅允许对 RBR<15:0>读取 字读取时: 对 RBR<31:0>读取</p>
-----------	---------	---	---

I2C 发送缓冲寄存器 (I2C_TB)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TB3<7:0>								TB2<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TB1<7:0>								TB0<7:0>							

TB3<7:0>	bit31-24	R	发送数据缓冲器 3
TB2<7:0>	bit23-16	R	发送数据缓冲器 2
TB1<7:0>	bit15-8	R	发送数据缓冲器 1
TB0<7:0>	bit7-0	R	发送数据缓冲器 0

I2C 接收缓冲寄存器 (I2C_RB)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RB3<7:0>								RB2<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RB1<7:0>								RB0<7:0>							

RB3<7:0>	bit31-24	R	接收数据缓冲器 3
RB2<7:0>	bit23-16	R	接收数据缓冲器 2
RB1<7:0>	bit15-8	R	接收数据缓冲器 1
RB0<7:0>	bit7-0	R	接收数据缓冲器 0

I2C 状态寄存器 (I2C_STA)

偏移地址: 20_H

复位值: 00000000_00000010_00001111_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留														IDLE	ACK
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RBFF3	RBFF2	RBFF1	RBFF0	TBEF3	TBEF2	TBEF1	TBEF0	保留							

—	bit31-18	—	—
IDLE	bit17	R	I2C 空闲标志位 0: 非空闲状态 1: 空闲状态
ACK	bit16	R	I2C 应答位 0: 应答 ACK 1: 未应答 NACK

RBFF3	bit15	R	RB3 满标志位 0: 空 1: 满
RBFF2	bit14	R	RB2 满标志位 0: 空 1: 满
RBFF1	bit13	R	RB1 满标志位 0: 空 1: 满
RBFF0	bit12	R	RB0 满标志位 0: 空 1: 满
TBEF3	bit11	R	TB3 空标志位 0: 满 1: 空
TBEF2	bit10	R	TB2 空标志位 0: 满 1: 空
TBEF1	bit9	R	TB1 空标志位 0: 满 1: 空
TBEF0	bit8	R	TB0 空标志位 0: 满 1: 空
—	bit7-0	—	—

5.5.10 I2C应用说明

芯片支持 1 个 I2C 总线串口通讯控制器，为 I2C。

I2C 总线在连续发送数据的应用中，利用发送空闲标志（I2C_IF 寄存器的 TIDLEIF）进入中断的方式进行数据发送时，要注意以下 2 点：

- 1) 主控模式下，在主程序中设置 Memory Address 之后，发送空闲标志（TIDLEIF）置 1 并触发中断，在中断服务程序中，将数据写入 I2C_TBW 中，并开始发送数据；
- 2) 从动模式下，必须在主程序中等待 I2C_STA 寄存器的 IDLE 置 1 之后，将以 Memory Address 为起始地址的第一个数据写入 I2C_TBW 中。当主机发送读命令后，发送空闲标志（TIDLEIF）置 1 并触发中断，在中断服务程序中发送数据。在主机读完数据后，必须发送 STOP 位，否则，若要直接再次 START 读操作，可能导致数据发送错误。

I2C_IE 寄存器的 TBIM（发送缓冲器中断模式选择位）会影响 TIDLEIF，因此，对于字节发送或半字发送，在 I2C 开始发送数据时最好使用字空产生中断模式（TBIM=2'b10），否则容易出错。如果使用字节空（TBIM=2'b00）或者半字空（TBIM=2'b01）中断模式，则第一次发送的数据必须将 I2C_TBW 的四个字节填满。使用发送空闲标志（TIDLEIF）的好处在于，在 I2C 发送空闲中断使能位（TIDLEIE）有效的情况下，只需清除发送空闲标志位（TIDLEIF），即可达到连续发送数据的目的。

5.6 模数转换器 (ADC)

5.6.1 概述

- ◆ 支持 12 位采样分辨率
- ◆ 支持 11 个模拟输入端 (注, 外部可用 10 通道, AIN9 未引出, 不可用)
- ◆ 支持 12 位转换结果, 可选择高位对齐或低位对齐格式
- ◆ 支持 ADC 中断标志 IF, 可唤醒睡眠模式
- ◆ 支持正负向参考电压可配置
- ◆ 支持转换时钟可配置

5.6.2 结构框图




图 5-44 ADC 内部结构图

5.6.3 ADC 数据转换

配置 ADC_CHS 寄存器中的 CHS<3:0>位, 可选择 ADC 模拟通道; ADC_CON1 寄存器中, 配置 CLKS 位, 可选择工作时钟源; 配置 CLKDIV<2:0>位, 可选择时钟源预分频; 配置 FM 位, 可选择转换结果的数据格式; 配置 VREFP<1:0>位, 可选择正向参考电压; ADC_CON0 寄存器中配置 EN 位, 使能 ADC; 最后配置 TRG 位, 启动 ADC 转换, 转换完成后, 硬件电路自动将 TRG 位清零。

ADC 在每次转换完成后, 会产生 ADC_IF 寄存器的中断标志 IF, 需软件清零; 启动下一次 ADC 转换时, 需重新配置 ADC_CON0 寄存器的 TRG 位。

ADC 采样时间可选择硬件或软件控制, 默认为硬件自动控制。




图 5-45 ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=0)




图 5-46 ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=1)

5.6.4 特殊功能寄存器

ADC 转换值寄存器 (ADC_DR)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR <15:0>															

—	bit31-16	—	—
DR<15:0>	bit15-0	R	ADC 转换结果

ADC 控制寄存器 0 (ADC_CON0)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留														TRG	EN

—	bit31-2	—	—
TRG	bit1	R/W	ADC 转换状态位 0: ADC 未进行转换, 或 ADC 转换已完成 (硬件清 0, 且硬件清 0 优先) 1: ADC 转换正在进行, 该位置 1 启动 ADC 转换
EN	bit0	R/W	ADC 转换使能位 0: 禁止 1: 使能

ADC 控制寄存器 1 (ADC_CON1)

偏移地址: 08_H

复位值: 00000000_00000000_10010000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
															HSEN
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ST<1:0>	SMPON	SMPS	保留	VREFP<1:0>	保留	FM	保留	CLKS	CLKDIV<2:0>						

—	bit31-17	—	—
HSEN	bit16	R/W	ADC 转换速度控制位 0: 低速 (推荐选择为低速) 1: 高速
ST<1:0>	bit15-14	R/W	ADC 采样时间选择位 (硬件控制有效) 00: 大约 2 个 Tadclk 01: 大约 4 个 Tadclk 10: 大约 8 个 Tadclk 11: 大约 16 个 Tadclk
SMPON	bit13	R/W	ADC 采样软件控制位 0: 关闭 ADC 采样 1: 启动 ADC 采样
SMPS	bit12	R/W	ADC 采样模式选择位 0: 软件控制 1: 硬件控制
—	bit11-10	—	—
VREFP<1:0>	bit9-8	R/W	ADC 正向参考电压选择位 00: 选择 ADC 的工作电压, 即 3.0V LDO 电压 01: 选择内部参考电压 VREF 2.048V, AVREFP 端口, 复用作普通 I/O 端口 10: 选择内部参考电压 VREF 2.048V, AVREFP 端口, 输出内部参考电压 VREF 11: 外部参考电压 AVREFP, 该电压不能高于 ADC 的工作电压
—	bit7	—	—
FM	bit6	R/W	ADC 转换数据格式选择位 0: 高位对齐 (转换结果存放在 DR<15:4>) 1: 低位对齐 (转换结果存放在 DR<11:0>)
—	bit5-4	—	—
CLKS	bit3	R/W	ADC 时钟源选择位 0: PCLK 1: ADCCLK (32KHz)
CLKDIV<2:0>	bit2-0	R/W	ADC 时钟源预分频选择位 000 : 1:1 001 : 1:2

			010 : 1:4 011 : 1:8 100 : 1:16 101 : 1:32 110 : 1:64 111 : 1:256
--	--	--	---

ADC 通道选择寄存器 (ADC_CHS)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留													CHS<3:0>		

—	bit31-4	—	保留位 禁止用户写操作，否则可能会导致 ADC 工作异常
CHS<3:0>	bit3-0	R/W	ADC 模拟通道选择位 0000: 通道 0 (AIN0) 0001: 通道 1 (AIN1) 0010: 通道 2 (AIN2) 0011: 通道 3 (AIN3) 0100: 通道 4 (AIN4) 0101: 通道 5 (AIN5) 0110: 通道 6 (AIN6) 0111: 通道 7 (AIN7) 1000: 通道 8 (AIN8) 1001: 通道 9 (AIN9) 1010: 通道 10 (AIN10) 其它: 保留

ADC 中断使能寄存器 (ADC_IE)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															IE

—	bit31-1	—	—
IE	bit0	R/W	ADC 中断使能位 0: 禁止 1: 使能

ADC 中断标志寄存器 (ADC_IF)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															IF

—	bit31-1	—	—
IF	bit0	R/W	ADC 中断标志位 0: 正在进行转换 1: ADC 转换完成 (由硬件置 1, 软件清除) 软件写 1 清除标志位, 写 0 无效

注: 对 ADC_IF 寄存器中的中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

ADC 缓冲控制寄存器 (ADC_BUF)

偏移地址: 20_H

复位值: 00000000_00000000_00000000_00001001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												LP<1:0>	BUF_EN<1:0>		

—	bit31-4	—	—
LP<1:0>	bit3-2	R/W	ADC core 功耗选择位 00: 215 μ A 01: 120 μ A 10: 86 μ A 11: 70 μ A 推荐在芯片使用时配置为 10 (86 μ A)
BUF_EN<1:0>	bit1-0	R/W	ADC 输入 buffer 选择位 00: bypass, buffer 功耗 0 μ A 01: 选通低功耗 buffer, 功耗 34 μ A 10: 选通高功耗 buffer, 功耗 95 μ A 11: 保留 推荐在芯片使用时配置为 00 (bypass buffer)

5.7 实时时钟 (RTC)

5.7.1 概述

- ◆ 仅 POR 上电复位有效，支持程序写保护，有效避免系统干扰对时钟造成的影响
- ◆ 采用外部 32.768KHz 晶体振荡器作为 RTC 精确计时的时钟源；如果应用系统对 RTC 计时精度要求不高，还可选用内部 LRC 作为时钟源
- ◆ 时钟调校最高精度±0.0254 ppm
- ◆ 时间计数（实现小时、分钟和秒）和日历计数（实现年、月、日和星期），BCD 格式
- ◆ 支持 5 个可编程定时中断
- ◆ 支持 2 个可编程日历闹钟中断
- ◆ 支持振荡器停振检测中断
- ◆ 提供一路可配置时钟输出
- ◆ 自动闰年识别，有效期到 2099 年
- ◆ 12 小时和 24 小时模式设置可选
- ◆ 低功耗设计：工作电压为 3.6V 时模块工作电流典型值为 1.5μA (最大值为 3μA)

5.7.2 RTC写保护

为避免程序的异常运行对 RTC 模块的误操作，RTC 写保护寄存器 RTC_WP 用于阻止程序对 RTC 模块其它寄存器的误写（不包括 RTC_WP 寄存器本身）。

RTC_WP 寄存器为虚拟寄存器。要对 RTC 模块其它寄存器进行写操作时，需先对 RTC_WP 寄存器写 0x55AAAA55，之后可对 RTC 模块其它寄存器进行连续写操作。对 RTC_WP 寄存器写入全零时重新进入写保护状态，写保护状态下对其他寄存器进行的写操作将被忽略，对 RTC_WP 寄存器写入其他值时无效。

可通过读 RTC_WP 寄存器确认 RTC 模块是否处于写保护状态，读出值为 0x55AAAA55，表示当前可对 RTC 模块其它寄存器进行写操作；读出值为 0x00000000 表示 RTC 模块处于写保护状态。RTC_WP 寄存器无其它读出值。

5.7.3 时间日期设置

由于 APB 总线时钟与 RTC 时间计数器时钟异步，因此 RTC 时间计数器不能直接读写，只能通过缓冲器进行读写。RTC 时、分、秒寄存器和 RTC 年、月、日、周寄存器用于 RTC 时间计数器的写入和读取。这些寄存器只是读写缓冲器，而不是时间计数器本身。读时间计数器的操作步骤如下：

- 1) 配置 RTC_CON 寄存器中的读写选择位 TMWR=0，选择时间计数器读操作；
- 2) 配置 RTC_CON 寄存器中的读写触发位 TMUP=1，触发读操作；
- 3) 读操作完成后，时间计数器的值被分别读出到时、分、秒寄存器 RTC_HOUR/RTC_MIN/RTC_SEC 和年、月、日、周寄存器 RTC_YEAR/RTC_MON/RTC_DAY/RTC_WEEK，并且 RTC_CON 寄存器中的 TMUP 位自动清零。

写时间计数器的操作步骤如下（复位或上一次时间计数器读/写操作完成后）：

- 1) 配置 12/24 小时模式选择位 HSWI;
- 2) 写入设置值到时、分、秒寄存器 RTC_HOUR/RTC_MIN/RTC_SEC 和/或年、月、日、周寄存器 RTC_YEAR/RTC_MON/RTC_DAY/RTC_WEEK;
- 3) 配置 RTC_CON 寄存器中的读写选择位 TMWR=1, 选择时间计数器写操作;
- 4) 配置 RTC_CON 寄存器中的读写触发位 TMUP=1, 触发写操作;
- 5) 写操作完成后, 时、分、秒寄存器 RTC_HOUR/RTC_MIN/RTC_SEC 和年、月、日、周寄存器 RTC_YEAR/RTC_MON/RTC_DAY/RTC_WEEK 更新过的设置值被写入时间计数器, 并且 TMUP 位自动清零。

注 1: 写时间计数器操作是将复位或上一次读操作完成后, 更新过的时、分、秒寄存器 RTC_HOUR/RTC_MIN/ RTC_SEC 和/或年、月、日、周寄存器 RTC_YEAR/RTC_MON/RTC_DAY/RTC_WEEK 的内容写入相应时间计数器, 而对应于未更新字段的时间计数器不受写入影响。

注 2: 当 TMUP 位为 1 时, 可通过将 TMWR 清零提前中止当前的写操作。被中止的写操作结果不确定。

时间和日期寄存器数据格式采用 BCD 编码。秒计数范围从 00 到 59, 进位到分钟后从 59 变为 00。分钟计数范围从 00 到 59, 进位到小时后从 59 变为 00。小时计数范围根据控制位 HSWI 的设置选择 12/24 小时模式, 进位后从 PM11 到 AM12 或 AM11 到 PM12, 或 23 到 00。

星期计数器为 3 位计数器, 数值为 0-6, 初始值可配置。

日计数按照每月最后一天加 1 进位到下月, 日计数范围按月分为:

- 1) 一、三、五、七、八、十、十二月从 1 到 31;
- 2) 四、六、九、十一月从 1 到 30;
- 3) 二月（普通年份）从 1 到 28; 二月（闰年）从 1 到 29;
- 4) 月计数范围从 1 到 12, 进位到年后从 12 变为 1;
- 5) 年计数范围从 00 到 99 (00, 04, 08, ..., 92, 96 为闰年), 99 后不再进位到 00。

12/24 小时模式对照表如下:

24 小时模式	12 小时模式	24 小时模式	12 小时模式
00	12 (AM12)	12	32 (PM12)
01	01 (AM1)	13	21 (PM1)
02	02 (AM2)	14	22 (PM2)
03	03 (AM3)	15	23 (PM3)
04	04 (AM4)	16	24 (PM4)
05	05 (AM5)	17	25 (PM5)
06	06 (AM6)	18	26 (PM6)
07	07 (AM7)	19	27 (PM7)
08	08 (AM8)	20	28 (PM8)
09	09 (AM9)	21	29 (PM9)
10	10 (AM10)	22	30 (PM10)
11	11 (AM11)	23	31 (PM11)

表 5-2 12/24 小时模式对照表

5.7.4 RTC中断源

RTC 模块共有 8 个中断源，即：

- ◆ 周闹钟中断 WAFG
- ◆ 日闹钟中断 DAFG
- ◆ 5 个周期中断月、日、时、分、秒中断
- ◆ 振荡器停振检测中断

每个中断源都有独立的使能位，使能位影响该中断是否产生 IRQ 中断请求，而不影响中断功能。即关闭相应中断使能，标志位仍可用于相应功能查询。当有多个中断使能时，各中断经过“或”逻辑产生 IRQ 中断请求。即任何一个被使能的中断产生中断事件时，均产生 IRQ 中断请求，且只有将所有的产生中断事件的中断标志清零后，IRQ 中断请求才解除。

5.7.5 特殊功能寄存器

RTC 写保护寄存器 (RTC_WP)

偏移地址：40H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
WP<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WP<15:0>															

WP<31:0>	bit31-0	RW	0x0000_0000: RTC 模块写保护使能 0x55AA_AA55: RTC 模块写保护关闭
----------	---------	----	--

注：RTC_WP 寄存器保护的寄存器为：RTC_CON, RTC_CALC, RTC_CALF, RTC_WA, RTC_DA, RTC_SEC, RTC_MIN, RTC_HOUR, RTC_WEEK, RTC_DAY, RTC_MON, RTC_YEAR, RTC_IE。

RTC 控制寄存器 (RTC_CON)

偏移地址：00H

复位值：00000000_00000000_00000000_10000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PON	XST	保留		CLKS	HSWI	TMWR	TMUP

—	bit31-8	—	—
PON	bit7	RW	RTC 上电复位标志位 （软件只能将该位清 0） 0：实时时钟正常工作 1：监测到 RTC 上电复位（必须软件清 0 后，RTC 才能开始工作）

XST	bit6	R	振荡器停振监测标志位 0: 振荡器持续工作正常 1: 振荡器有停振现象发生
—	bit5-4	—	—
CLKS	bit3	R/W	RTC 时钟源选择位 （必须在写时间数据前设置） 0: 32.768 KHz 振荡器时钟源 1: LRC 时钟源
HSWI	bit2	R/W	12/24 小时模式选择位 （必须在写时间数据前设置） 0: 12 小时模式 1: 24 小时模式
TMWR	bit1	R/W	时间计数器读写选择位 0: 时间计数器读出操作 1: 时间计数器写入操作
TMUP	bit0	R/W	时间计数器读写触发位 （程序只能写 1，读写完成后自动清零） 0: 时间计数器读写操作已完成 1: 时间计数器正在进行读写操作

注 1: RTC 模块上电复位后一直处于复位状态，只有将 RTC_CON 寄存器的 PON 位清零后，RTC 才进入工作状态。

注 2: 为保证精度，建议 CLKS 值设置为 00，即选用外部 32.768KHz 晶振；对于低精度要求的运用，可选用 LRC 时钟源。

RTC 调校控制寄存器 (RTC_CALC)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留							CLKC	COCR<3:0>			保留		DEV<2:0>		

—	bit31-9	—	—
CLKC	Bit8	R/W	RTC 输出脉冲端口使能位 0: 禁止 1: 使能（端口需复用为 RTCO，输出脉冲）
COCR<3:0>	Bit7-4	R/W	RTC 输出脉冲频率选择位 0000: 32KHz 0001: 1024Hz 0010: 32Hz 0011: 1Hz 0100: 校正后 1Hz 时钟输出 0101: 精确 1Hz 时钟输出 其他: 保留
—	Bit3	—	—

DEV<2:0>	Bit2-0	R/W	调校模式选择位 000: 每 10 秒调校一次 001: 每 20 秒调校一次 010: 每 1 分钟调校一次 011: 每 2 分钟调校一次 100: 每 5 分钟调校一次 101: 每 10 分钟调校一次 110: 每 20 分钟调校一次 111: 每秒调校 (模拟调校时用)
----------	--------	-----	---

RTC 调校值寄存器 (RTC_CALF)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CALF<15:0>															

—	bit31-16	—	—
CALF<15:0>	Bit15-0	R/W	RTC 调校值

RTC 周闹钟寄存器 (RTC_WA)

偏移地址: 10_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留										WW<6:0>					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		WH<5:0>						保留		WM<6:0>					

—	bit31-23	—	—
WW<6:0>	bit22-16	R/W	周闹钟位 WW<6>: 周六闹钟位 WW<5>: 周五闹钟位 WW<4>: 周四闹钟位 WW<3>: 周三闹钟位 WW<2>: 周二闹钟位 WW<1>: 周一闹钟位 WW<0>: 周日闹钟位
—	bit15-14	—	—
WH<5:0>	bit13-8	R/W	小时(BCD 码)位 WH<5>: 24 小时模式: 20 小时位 12 小时模式: 1 代表 pm; 0 代表 am

			WH<4>: 10 小时位 WH<3>: 8 小时位 WH<2>: 4 小时位 WH<1>: 2 小时位 WH<0>: 1 小时位
—	bit7	—	—
WM<6:0>	bit6-0	R/W	分钟(BCD 码)位 WM<6>: 40 分钟位 WM<5>: 20 分钟位 WM<4>: 10 分钟位 WM<3>: 8 分钟位 WM<2>: 4 分钟位 WM<1>: 2 分钟位 WM<0>: 1 分钟位

RTC 日闹钟寄存器 (RTC_DA)

偏移地址: 14H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DH<5:0>						保留		DM<6:0>					

—	bit31-14	—	—
DH<5:0>	bit13-8	R/W	小时(BCD 码)位 DH<5>: 24 小时模式: 20 小时位 12 小时模式: 1 代表 pm; 0 代表 am DH<4>: 10 小时位 DH<3>: 8 小时位 DH<2>: 4 小时位 DH<1>: 2 小时位 DH<0>: 1 小时位
—	bit7	—	—
DM<6:0>	bit6-0	R/W	分钟(BCD 码)位 DM<6>: 40 分钟位 DM<5>: 20 分钟位 DM<4>: 10 分钟位 DM<3>: 8 分钟位 DM<2>: 4 分钟位 DM<1>: 2 分钟位 DM<0>: 1 分钟位

RTC 秒寄存器 (RTC_SEC)

偏移地址: 18_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									S40	S20	S10	S08	S04	S02	S01

—	bit31-7	—	—
S40	bit6	R/W	40 秒位
S20	bit5	R/W	20 秒位
S10	bit4	R/W	10 秒位
S08	bit3	R/W	8 秒位
S04	bit2	R/W	4 秒位
S02	bit1	R/W	2 秒位
S01	bit0	R/W	1 秒位

RTC 分钟寄存器 (RTC_MIN)

偏移地址: 1C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									M40	M20	M10	M08	M04	M02	M01

—	bit31-7	—	—
M40	bit6	R/W	40 分钟位
M20	bit5	R/W	20 分钟位
M10	bit4	R/W	10 分钟位
M08	bit3	R/W	8 分钟位
M04	bit2	R/W	4 分钟位
M02	bit1	R/W	2 分钟位
M01	bit0	R/W	1 分钟位

RTC 小时寄存器 (RTC_HOUR)

偏移地址: 20_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留										HOUR<5:0>					

—	bit31-6	—	—
HOUR<5:0>	bit5-0	R/W	<p>小时(BCD 码)位</p> <p>HOUR<5>: 24 小时模式: 20 小时位 12 小时模式: 1 代表 pm; 0 代表 am</p> <p>HOUR<4>: 10 小时位</p> <p>HOUR<3>: 8 小时位</p> <p>HOUR<2>: 4 小时位</p> <p>HOUR<1>: 2 小时位</p> <p>HOUR<0>: 1 小时位</p>

RTC 周寄存器 (RTC_WEEK)

偏移地址: 24_H

复位值: xxxxxxxx_xxxxxxxxxx_xxxxxxxxxx_xxxxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留													WW<2:0>		

—	bit31-3	—	—
WW<2:0>	bit2-0	R/W	<p>000: 周日</p> <p>001: 周一</p> <p>... ..</p> <p>110: 周六</p> <p>111: 保留</p>

RTC 日寄存器 (RTC_DAY)

偏移地址: 28_H

复位值: xxxxxxxx_xxxxxxxxxx_xxxxxxxxxx_xxxxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留										D20	D10	D08	D04	D02	D01

—	bit31-6	—	—
D20	bit5	R/W	20 日位
D10	bit4	R/W	10 日位
D08	bit3	R/W	8 日位
D04	bit2	R/W	4 日位
D02	bit1	R/W	2 日位
D01	bit0	R/W	1 日位

RTC 月寄存器 (RTC_MON)

偏移地址: 2C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留											MN10	MN08	MN04	MN02	MN01

—	bit31-5	—	—
MN10	bit4	R/W	10 月位
MN08	bit3	R/W	8 月位
MN04	bit2	R/W	4 月位
MN02	bit1	R/W	2 月位
MN01	bit0	R/W	1 月位

RTC 年寄存器 (RTC_YEAR)

偏移地址: 30_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								Y80	Y40	Y20	Y10	Y08	Y04	Y02	Y01

—	bit31-8	—	—
Y80	bit7	R/W	80 年位
Y40	bit6	R/W	40 年位
Y20	bit5	R/W	20 年位
Y10	bit4	R/W	10 年位
Y08	bit3	R/W	8 年位
Y04	bit2	R/W	4 年位
Y02	bit1	R/W	2 年位
Y01	bit0	R/W	1 年位

RTC 中断使能寄存器 (RTC_IE)

偏移地址: 50_H

复位值: 00000000_00000000_00000000_10000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	OSCDIE	保留	WALE	DALE	保留	MONIE	DAYIE	HORIE	MINIE	SCDIE					

—	bit31-13	—	—
OSCDIE	bit12	R/W	振荡器停振中断使能位 0: 禁止 1: 使能
—	bit11-10	—	—
WALE	bit9	R/W	周闹钟使能位 0: 禁止 1: 使能
DALE	bit8	R/W	日闹钟使能位 0: 禁止 1: 使能
—	bit7-5	—	—
MONIE	bit4	R/W	月中断使能位 0: 禁止 1: 使能
DAYIE	bit3	R/W	日中断使能位 0: 禁止 1: 使能
HORIE	bit2	R/W	时中断使能位 0: 禁止 1: 使能
MINIE	bit1	R/W	分中断使能位 0: 禁止 1: 使能
SCDIE	bit0	R/W	秒中断使能位 0: 禁止 1: 使能

RTC 中断标志寄存器 (RTC_IF)

偏移地址: 54_H

复位值: 00000000_00000000_00000000_10000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	OSCDIF	保留	WALG	DALG	保留	MONIF	DAYIF	HORIF	MINIF	SCDIF					

—	bit31-13	—	—
OSCDIF	bit12	R/W	振荡器停振中断标志位 0: 无振荡器停振中断 (或标志已清除) 1: 产生振荡器停振中断 软件写 1 清除标志位, 写 0 无效
—	bit11-10	—	—

WAFG	bit9	R/W	周闹钟标志位 0: 闹钟事件不匹配 1: 闹钟事件匹配 软件写 1 清除标志位, 写 0 无效
DAFG	bit8	R/W	日闹钟标志位 0: 闹钟事件不匹配 1: 闹钟事件匹配 软件写 1 清除标志位, 写 0 无效
—	bit7-5	—	—
MONIF	bit4	R/W	月中断标志位 (中断周期为每月第一天 00 小时 00 分钟 00 秒) 0: 未产生月中断 1: 产生月中断 软件写 1 清除标志位, 写 0 无效
DAYIF	bit3	R/W	日中断标志位 (中断周期为每天) 0: 未产生日中断 1: 产生日中断 软件写 1 清除标志位, 写 0 无效
HORIF	bit2	R/W	时中断标志位 (中断周期为每小时) 0: 未产生小时中断 1: 产生小时中断 软件写 1 清除标志位, 写 0 无效
MINIF	bit1	R/W	分中断标志位 (中断周期为每分钟) 0: 未产生分钟中断 1: 产生分钟中断 软件写 1 清除标志位, 写 0 无效
SCDIF	bit0	R/W	秒中断标志位 (中断周期为每秒) 0: 未产生秒中断 1: 产生秒中断 软件写 1 清除标志位, 写 0 无效

注: 对 RTC_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

5.8 看门狗定时器 (WDT)

5.8.1 概述

当配置字配置为“看门狗使能”时，上电复位后看门狗立即启动 (WDT 使用 32KHz WDT 时钟计数), WDT 的载入配置字中 WDTRL 参数对应的计数初值的 1/4, 并进行递减计数, 计数到 0 时, 窗口计数器加“1”, 并在下一计数时钟到来时, 计数器再次载入 WDTRL 参数对应的计数初值的 1/4, 并继续递减计数。当窗口计数器计数到 2 时 (WDT 累计计数为 WDTRL 的一半), WDT 产生中断标志。当窗口计数器计数到 4 (WDT 累计计数等于 WDTRL) 之前, 没有在相应的喂狗窗口期进行喂狗动作, WDT 模块将产生复位信号。软件只能读写 WDT_LOCK、写 WDT_INTCLR, 其他 WDT 相关特殊功能寄存器不再可写, 只能读取, 读 WDT_LOAD 得到的值为“WDTRL 参数对应的计数初值”, 读 WDT_CON 将返回“0x0000_000F”。

当配置字配置为“看门狗禁止”时, 上电看门狗不启动, 但软件可配置看门狗使能。软件配置 WDT_CON 寄存器的 EN=1, WDT 计数器载入 WDT_LOAD 寄存器值的 1/4, 开始递减计数, 当计数到 0 时, 窗口计数器加“1”, 并在下一个计数时钟到来时, 计数器再次载入 WDT_LOAD 寄存器值的 1/4, 并继续递减计数。当窗口计数器计数到 2 时 (WDT 累计计数为 WDT_LOAD 的一半), WDT 产生中断标志。当窗口计数器计数到 4 (WDT 累计计数等于 WDT_LOAD) 之前, 没有在相应的喂狗窗口期进行喂狗动作, 则 WDT 模块将产生复位信号。配置 WDT_CON 寄存器的 CLKS, 可以选择计数时钟源; 配置 WDT_LOAD 寄存器, 可设置计数初值; 读取 WDT_VALUE, 可得到 WDT 当前计数值。写入装载值寄存器 WDT_LOAD 时, 计数器当前值寄存器被清 0。

当配置字配置为“看门狗间隔中断使能”时, 看门狗计数器计数到装载值的 50% 时产生 IRQ 中断请求, 该中断请求可对睡眠模式进行唤醒。

在喂狗窗口期写 WDT_INTCLR 会导致 WDT 重新载入计数初值, 并重新进行递减计数。在喂狗窗口期外写 WDT_INTCLR 会导致产生 WDT 复位。喂狗窗口期的定义参考“芯片配置字”。

WDT 模块支持寄存器写保护, 配置寄存器 WDT_LOCK=0x1ACCE551, 可去除 WDT 寄存器的写保护状态, 进行被保护寄存器的写操作, 否则无法对被保护寄存器写入。

5.8.2 特殊功能寄存器

WDT 计数器装载值寄存器 (WDT_LOAD)

偏移地址: 00H

复位值: 11111111_11111111_11111111_11111111_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LOAD<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOAD<15:0>															

LOAD<31:0>	bit31-0	W	WDT 计数器重载值 计数范围 0x0000_0001~0xFFFF_FFFF。如果为 0, WDT 不计
------------	---------	---	---

			数。
--	--	--	----

WDT 计数器当前值寄存器 (WDT_VALUE)

偏移地址: 04_H

复位值: 00111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ST<1:0>			VALUE<29:16>												
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE<15:0>															

ST<1:0>	bit31-30	R	WDT 计数器当前窗口计数器值 00: WDT 计数值处于 0~25%之间 01: WDT 计数值处于 25~50%之间 10: WDT 计数值处于 50~75%之间 11: WDT 计数值处于 75~100%之间
VALUE<29:0>	bit29-0	R	WDT 计数器当前值 当前窗口下 WDT 计数器的计数值

WDT 控制寄存器 (WDT_CON)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												CLKS	RSTEN	IE	EN

—	bit31-4	—	—
CLKS	bit3	R/W	WDT 计数时钟选择位 0: PCLK 1: LRC (寄存器位 WDT32K_SEL=0), 或 LOSC (寄存器位 WDT32K_SEL=1)
RSTEN	bit2	R/W	WDT 复位使能位 0: 禁止 1: 使能, WDT 计数到 0 时, 产生复位信号, 将芯片复位
IE	bit1	R/W	WDT 中断使能位 0: 禁止 1: 使能, WDT 计数到 0 时, 产生中断标志
EN	bit0	R/W	WDT 模块使能位 0: 禁止 1: 使能

WDT 中断标志清除寄存器 (WDT_INTCLR)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTCLR<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTCLR<15:0>															

INTCLR<31:0>	bit31-0	W	WDT 中断标志清 0 位 对 WDT_INTCLR 寄存器进行任意写操作, WDT 中断标志位均被清零, 计数器重载 WDT_LOAD 寄存器值, 继续递减计数。
--------------	---------	---	--

WDT 中断标志寄存器 (WDT_RIS)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															WDTIF

—	bit31-1	—	—
WDTIF	bit0	R	WDT 中断标志位 0: 未产生中断 1: WDT 计数器计数到 0, 产生中断

WDT 访问使能寄存器 (WDT_LOCK)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															WDTLOCK

—	bit31-1	W	—
WDTLOCK	bit0	R/W	WDT 寄存器保护状态位 0: WDT 寄存器处于未保护状态 1: WDT 寄存器处于保护状态 对 WDT_LOCK 寄存器写入 0x1ACCE551, 被保护的寄存器处于未保护状态; 写入其它值, 处于保护状态

注 1: WDT_LOCK 寄存器为只写 32 位寄存器, 其中仅 LOCK 位可读, 该寄存器必须使用字操作访问方式。

注 2: WDT_LOCK 保护的寄存器为 WDT_LOAD, WDT_CON, WDT_INTCLR。

第 6 章 RF收发器—芯片状态控制

RF 收发器各工作模式之间的切换控制如下图所示：




图 6-1 RF 收发器状态控制示意图

6.1 POWER DOWN

在 POWER DOWN 状态下，整个芯片全部掉电，芯片功耗约为 100nA。

通过设置 PDN 输入引脚为高电平进入 POWER DOWN 状态，设置 PDN 输入引脚为低电平，芯片从 POWER DOWN 状态恢复至 IDLE 状态，恢复时间约 2ms。

芯片从 POWER DOWN 恢复至 IDLE 状态，全芯片被复位，寄存器恢复默认值。通过读取 CHIPRDY_INT 中断标志确定芯片是否恢复至 IDLE 状态并且晶振稳定可进行收发。

6.2 DEEP SLEEP

在 DEEP SLEEP 状态下，数字的低功耗 LDO 工作，仅提供数字电路的状态寄存器供电，其

余数字电路处于掉电状态，芯片功耗约为 $3\ \mu\text{A}$ 。

在 WDT_EN (0x20) 不使能的情况下，通过设置 SLEEP_ON (0x1C) 寄存器为'1'，芯片进入 DEEP SLEEP 状态。设置 SLEEP_ON 寄存器为'0'，芯片从 DEEP SLEEP 状态唤醒，进入 IDLE 状态。

6.3 SLEEP (RC)

在 SLEEP 状态下，低功耗的数字 LDO 给整个数字电路供电，芯片功耗 $3.5\ \mu\text{A}$ 。

在 WDT_EN 使能的情况下，通过设置 SLEEP_ON 寄存器为'1'，芯片进入 SLEEP (RC) 状态。可通过设置 SLEEP_ON 寄存器为'0'、RC 定时或外部 GPIO 输入中断三种方式将芯片唤醒，唤醒后芯片进入 IDLE 状态。

芯片从 DEEP SLEEP/SLEEP 状态恢复至 IDLE 状态，芯片除寄存器外全部被复位。通过读取 CHIPRDY_INT 中断标志确定芯片是否恢复至 IDLE 状态并且晶振稳定可进行收发。

注 1: 在 SLEEP(RC)或 DEEP SLEEP 状态下 SPI 可访问寄存器，但不可访问 FIFO 或进行中断标志位清'0'操作。

注 2: 配置芯片进入 SLEEP(RC)或 DEEP SLEEP 状态之前，需关闭收发使能 DBUS_TXEN/DBUS_RXEN。

6.4 IDLE

在 IDLE 状态下，数字主 LDO 使能，晶振电路和晶振电路 BUFFER 电路都使能，芯片功耗小于 2mA 。

6.5 TX

当使能芯片 DBUS_TXEN (0x01) 并且发送 FIFO 处于有效状态后，芯片进入 TX 发送状态。发送完成后，芯片进入 IDLE 状态。

6.6 RX

当使能芯片 DBUS_RXEN (0x01) 并且接收 FIFO 处于有效状态后，芯片进入 RX 接收状态。接收完成后，芯片进入 IDLE 状态。

6.7 芯片状态切换说明

芯片从上电、POWER DOWN 模式或从 SLEEP、DEEP SLEEP 模式恢复进入发送或接收模式示意图如图 2-2 与图 2-3 所示。

若芯片直接从 IDLE 状态进入发送或接收状态，可跳过芯片时钟稳定时间阶段。




图 6-2 芯片上电进入发送模式示意图



图 6-3 芯片上电进入接收模式示意图

注：Tsymbol 为数据速率周期，如数据速率为 10kbps，则 Tsymbol = 100 μs，以下相同。

第 7 章 RF收发器—帧结构

HW3182 芯片支持增强型帧结构与直接 FIFO 帧结构，可通过 PACK_LENGTH_EN 寄存器配置。增强型帧结构可兼容国家电网电力用户用电信息采集系统通信协议帧结构，并支持自动 ACK 功能；直接 FIFO 帧结构配置灵活，可兼容增强型帧结构、802.15.4g 协议等帧结构。

7.1 增强型帧结构

设置 PACK_LENGTH_EN = '1'，芯片选择增强型帧结构，如图 7-1 所示。

字节数：4~1023	2~6	1	1	1	1	0~252	2
前导码	帧分隔符	帧长	信道索引	标准识别号	帧头校验码	物理层载荷	帧校验序列
SHR		PHR				PSDU	FCS

图 7-1 增强型帧结构示意图

对所有具有多个字节的域，如前导码、帧分隔符、帧校验序列，芯片最先发射或接收最低比特的字节；对每个字节，芯片最先发射或接收最低的比特位。

◆ 前导码 (Preamble)

前导码长度可配置 PREAMBLE_LEN 寄存器 (0x03)，支持 4~1023 个字节长度。前导格式可通过寄存器 PREAMBLE_MODE 配置 (0x03)。默认由 80 个字节组成，其顺序为“010101...01”。

◆ 帧分隔符 (SFD)

帧分隔符 SFD 长度可配置 SYNCWORD_LEN 寄存器 (0x03)，SFD 地址可配置 0x14~0x1A 寄存器。默认情况下，SFD 长度为 2bytes，SFD 地址指定为：低字节 0x98，高字节 0xF3。

◆ 物理层头 (PHR)

物理层头 PHR 包括帧长、信道索引、标准识别号、帧头校验码 4 个部分，每部分长度为 1 字节。发送 PHR 可通过寄存器 0x07、0x08 与 0x09 配置，其中帧头校验码、帧长支持硬件自动生成与软件配置两种方式（详见 0x07、0x09 寄存器说明）。

➤ 帧长

帧长域占 1 字节长度，表示长度为 PSDU 中包含的字节数加上 3（即加上信道索引、标准识别号、帧头校验码所占的 3 个字节）。

➤ 信道索引

信道索引为发送设备指定发送数据的无线信道号，信道索引表示公式为：

$$\text{信道索引} = \text{信道组号} \times 2 + \text{信道号}$$

➤ 标准识别号

帧标准识别号为 1 字节长度，范围为 1~99 的 BCD 码。

标准识别号	描述
01	当前规范标准识别号
02~99	保留

表 7-1 标准识别号 (ACK 不使能)

当使能自动 ACK 功能时，发送帧标准识别号的 bit7~bit5 将自动插入 NOACK 与 PID 指示位，如表 7-2 所示。

PID

PID 长度为 2bits，PTX 每成功接收一次 ACK 信号后将自动加'1'，PRX 依据 PID 与 CRC 值确定当前包为新接收包或重传包（丢弃）。PTX 若重传超时，在下次启动发送时 PID 不累加。

NOACK

此指示位用于当ACK功能使能时，PTX告知PRX当前数据包无需回复ACK的特例情况，可以通过 PTX_FIFO0_NOACK 寄存器（0x0C）进行设置。

Bit string index	0~4	5	6~7
Bit name	标准识别号	NOACK	PID

表 7-2 标准识别号（ACK 使能）

➤ 帧头校验码

帧头校验码占 1 字节长度，为物理层数据包 PHR 前面三个字节（帧长、信道索引、标准识别号）异或运算结果。

◆ 物理层载荷（PSDU）

物理层载荷域具有可变的长度，负责传送物理层数据包里的数据。最大支持 PSDU 长度为 252 bytes，即 FIFO 最大可填写 252bytes。

◆ 帧校验序列（FCS）

FCS 域为 16bits 的 CRC 序列，校验范围为 PHR-PSDU。

生成多项式 $G(X) = 1+X^5+X^{12}+X^{16}$ 。

注：PTX 表示发送方，PRX 表示接收方，以下相同。

7.2 直接FIFO帧结构

设置 PACK_LENGTH_EN = '0'，芯片选择直接 FIFO 帧结构。

字节数: 4~1023	2~6	1~65535
前导码	帧分隔符	物理层载荷(FIFO)
SHR		PSDU

图 7-2 直接 FIFO 帧结构示意图

前导码与帧分隔符的配置方式与增强型帧结构方式一致，发送除前导与 SFD 部分都需软件填写至 FIFO 内，填写内容与顺序可依据收发双方的约定灵活设置。

直接 FIFO 帧结构不支持 ACK、硬件 CRC 校验、FEC 功能。

直接 FIFO 下发送可依据 LEN0_TXMODE 控制位配置发送完成模式，接收可依据 LEN0_RXMODE 控制位配置接收完成模式，详见 0x02 寄存器相关说明。

第 8 章 RF收发器—多PIPE逻辑通道

在增强型帧结构控制方式下，芯片支持 4 个数据 PIPE，即 PIPE0~PIPE3。

每个 PIPE 具有独立的物理地址 (SFD)，各 PIPE 地址配置详见寄存器 0x14~0x1A，各 PIPE 使能、各 PIPE 自动 ACK 功能使能详见寄存器 0x13。

各 PIPE 的 SFD 地址长度可通过 SYNCWORD_LEN 配置，默认 PIPE0 使能，长度为 2bytes，发送 SFD 为 0xF398。

PTX 在发送前使能需要的 PIPE，配置 PTX_FIFO0_PIPE 控制位 (0x0C 寄存器)，设置对应的 PIPE SFD 地址寄存器 Pn_ADDR 与 SFD 长度。

PRX 在接收到可同步的 PIPE SFD 之后(SFDDet_INT='1')，将数据包所属的 PIPE 信息存于寄存器 PRX_FIFO0_PIPE，若当前 PIPE 自动 ACK 功能使能，PRX 在接收完成后自动回复带有相同 PIPE 地址信息的 ACK 帧。




图 8-1 4 路 PIPE 通讯示意图

图 8-1 所示为 4 路 PIPE 通讯示意图，4 路 PIPE 都具有独立 PIPE 地址，PRX 最大可支持与 4 个不同 PIPE 地址的 PTX 通讯。

PRX 可分时与不同 PIPE 相关通讯，但在一路 PIPE 完整收发流程完成之前，PRX 不可与另一路 PIPE 地址的 PTX 通讯。当多路 PTX 与一路 PRX 通讯时，设置各 PTX 寄存器的 AUTO_RXACK_TIME 值 (0x45 寄存器) 可以有效避免各个 PIPE 之间的干扰。

注：SFD 同步电路触发工作条件由寄存器 SFD_OPT (0x02) 控制，包括以下三种：检测到有效前导触发工作、检测到有效载波能量触发工作或无条件始终工作，默认设置为检测到有效前导后触发工作，具体可参考寄存器说明。

第9章 RF收发器—自动ACK与ART

在增强型帧结构模式下，芯片支持自动 ACK 及自动重传功能（ART）。在自动 ACK 使能模式下，芯片将在增强型帧结构的基础上，在标准识别号字节中插入 PID 与 NOACK 指示位，详见表 7-2 说明。

发送 PID 由硬件自动生成，芯片在发送数据包完成后成功接收 ACK 信息则 PID 自动加‘1’；NOACK 指示位由 PTX_FIFO0_NOACK(0x0C) 寄存器设置。

- ◆ 当 PTX 与 PRX 同时使能当前通信 PIPE 的 ACK 功能后（Pn_EN = ‘1’并且 Pn_ACKEN = ‘1’）。PRX 在正确接收一帧数据后由 RX 模式自动切换为 TX 模式发送 ACK 帧，并在完成 ACK 帧发送后置起 FIFO0_INT（0x11）中断标志位（详见图 10-7）。PTX 在一帧数据发送完成后由 TX 模式自动切换为 RX 模式等待接收 ACK 帧，并在成功接收到 ACK 帧后置起 FIFO0_INT 中断标志位（详见图 10-7）。
- ◆ PTX 如果在 AUTO_RXACK_TIME 寄存器设置时间内没有成功接收到 PRX 发送的 ACK 帧，PTX 将自动重传上一帧数据包。若重传次数超过 RE_TX_TIMES 寄存器（0x45 寄存器）设定次数，FIFO0_INT 中断标志位与重传超时指示位 FIFO0_MAX_RETX（0x0F 寄存器）将同时置‘1’指示重传超时（详见图 10-8 至图 10-10）。
- ◆ PRX 在接收完成后若出现 PHR 或 CRC 错误将自动重收不回复 ACK 帧（详见图 10-11）。
 - ◆ 在 ACK 功能使能时，通过配置 PTX_FIFO0_NOACK 控制位可告知 PRX 当前发送帧无需回复 ACK 帧（详见图 10-12）。

第 10 章 RF收发器—数据与控制接口

10.1 FIFO

HW3182 支持 1 级 256bytes 独立收发 FIFO，用于存放收发的数据，其访问地址为 0x70。




图 10-1 FIFO 控制示意图

10.1.1 FIFO 指针

对于 PTX，在开始发送之前可以通过 SPI 接口向 FIFO 内填写数据，芯片在发送过程中 FIFO 的读取权限交于内部状态机，在发送过程中禁止 SPI 接口读 FIFO 操作。

对于 PRX，在接收完成后可以通过 SPI 接口读取 FIFO 内的接收数据，芯片在接收过程中 FIFO 的写入权限交于内部状态机，在此过程中禁止通过 SPI 接口写 FIFO 操作。

FIFO 的读写指针可通过访问 0x4D 寄存器获取，通过操作 CLR_WR_PTR 或 CLR_RD_PTR 寄存器（0x0E）可对读写指针清'0'。

在收发过程中，硬件自带对读写指针的清'0'机制，在收发角色不切换的情况下无需软件参与读写指针的清'0'动作，在收发角色切换的情况下（接收切换为发送）需要软件在写 FIFO 之前将写指针清'0'。

- ◆ 写指针在以下情况将自动清'0'
 - PTX 关闭发送 (DBUS_TXEN = '0')
 - PTX 清发送 FIFO0_INT 中断标志
 - PRX SFD 正确同步 (SFDDDET_INT = '1')
- ◆ 读指针在以下情况将自动清'0'

- PTX 发送前导过程中
- PRX SFD 正确同步 (SFDDET_INT = '1')

10.1.2 FIFO 操作说明




图 10-2 两种帧结构模式下 FIFO 结构

增强型帧结构模式下只需将 PSDU 填入 FIFO，直接 FIFO 帧结构若需兼容增强型帧结构模式需将 PHR 与 PSDU 依次填入 FIFO（如图 10-2 所示）。

增强型帧结构模式下芯片依据 PHR 设置的帧长信息自动完成 FIFO 内 PSDU 的发送与接收。

直接 FIFO 帧结构模式下芯片依据 LEN0_TXMODE 与 LEN0_RXMODE 的不同配置，完成 FIFO 内数据的发送与接收。




图 10-3 直接 FIFO 帧结构发送半空操作示意图

图 10-3 为直接 FIFO 帧结构模式下发送 FIFO 半空操作示意图。当写指针（MCU 通过 SPI 控制）与读指针（芯片状态机控制）之间的差值小于等于半空阈值 `EMPTY_THRES`（`0x06`）时，发送 FIFO 半空中断标志位 `HALF_EMPTY_INT`（`0x0F`）将会置‘1’（软件可轮询中断标志位或通过 `IRQ`、`GPIO` 送出中断标志），主控 MCU 响应中断向 FIFO 中补充数据，当写指针与读指针之间的差值大于半空阈值 `EMPTY_THRES` 时，半空中断标志位 `HALF_EMPTY_INT` 将会自动被清‘0’。发送方主控 MCU 可依据半空标志完成发送数据长度大于 256bytes 情况的操作流程。




图 10-4 直接 FIFO 帧结构接收半满操作示意图

图 10-4 为直接 FIFO 帧结构模式下接收 FIFO 半满操作示意图。当写指针（芯片状态机控制）与读指针（MCU 通过 SPI 控制）之间的差值大于等于半满阈值 `FULL_THRES`（`0x06`）时，接收 FIFO 半满中断标志位 `HALF_FULL_INT`（`0x0F`）将会置‘1’（软件可轮询中断标志位或通过 `IRQ`、`GPIO` 送出中断标志），主控 MCU 响应中断读取 FIFO 中数据，当写指针与读指针之间的差值小于半满阈值 `FULL_THRES` 时，半满中断标志位 `HALF_FULL_INT` 将会自动被清‘0’。接收方主控 MCU 可依据半满标志完成接收数据长度大于 256bytes 情况的操作流程。

注 1：硬件对读写指针有溢出保护处理，读写指针大于 255 时返回地址 0。

注 2：半空半满阈值可通过寄存器 `0x06` 配置，阈值设置的大小需结合当前数据速率与 SPI 的通讯速率。

10.2 中断

通过配置中断使能 `INTIE`（`0x10`）寄存器，可将芯片内部各中断标志通过 `IRQ` 引脚输出，方便外部 MCU 获知芯片的状态进行相应的中断处理。`GPIO` 也可输出中断标志，具体见 `0x1D` 及 `0x1E` 中 `GPIO` 功能选择位的描述。

中断源包括：

- ◆ POR 中断
- ◆ chip ready 中断
- ◆ 有效 SFD 中断
- ◆ 无效 SFD 中断

- ◆ 有效前导中断
- ◆ 无效前导中断
- ◆ GPIO 外部中断
- ◆ WDT 中断
- ◆ 发送 FIFO 半空、接收 FIFO 半满中断(只在直接 FIFO 帧结构下有效，详见 10.1.2 章节说明)
- ◆ RSSI 中断
- ◆ 数据同步时钟中断（直接收发模式时有效）
- ◆ FIFO 中断

每个中断源都有相应的中断使能位，若中断不使能，中断源只作为内部标志位使用。各中断源详见 0x0F 寄存器说明。




图 10-5 IRQ 中断输出示意图

其中，发送方 FIFO 中断 FIFO0_INT 指示 FIFO 发送完成、ACK 接收成功、或重传超时（FIFO0_MAX_RETX 为'1'）；接收方指示接收完成、ACK 发送完成，各情况具体可参考图 10-6 至图 10-13。

中断输出的有效电平可以由中断极性控制位（PKT_HINT_PORITY）配置，默认为低电平中断有效。

中断及其标志位可以通过寄存器 INTIC(0x11)清'0'或特定条件清'0'，详见 INT 寄存器(0x0F)说明。

10.2.1 增强型帧结构中断




图 10-6 ACK 不使能情况中断示意图

ACK 不使能情况下(Pn_ACKEN=0), PTX 在发送完成后中断标志位 FIFO0_INT 将置'1', PRX 在接收数据包完成后中断标志位 FIFO0_INT 将置'1' (如图 10-6 所示)。接收端在响应中断时需检查 PRX_PHR_ERR 与 PRX_CRC_ERR 指示位 (0x0C 寄存器) 判断所收取包 PHR 与 PSDU 是否正确。




图 10-7 ACK 使能正常通讯中断示意图

ACK 使能情况下($P_n_ACKEN=1$), PTX 在成功接收 ACK 后, 中断标志位 FIFO0_INT 将置'1'。若 PRX 成功接收数据包(PHR 与 PSDU 正确), 在回复 ACK 后中断标志位 FIFO0_INT 将置'1', 如图 10-7 所示。




图 10-8 PTX 自动重传情况 1 中断示意图




图 10-9 PTX 自动重传情况 2 中断示意图




图 10-10 PTX 自动重传情况 3 中断示意图(重传超时，重传次数为 2)

图 10-8 至图 10-10 所示为可能出现的收发不成功情况,PTX 在发送数据包完成后切换为接收 ACK 状态,若在等待 ACK 时间内 (AUTO_RXACK_TIME 寄存器设置) 没有收到有效 ACK 帧,将自动切换为自动重传,重传过程中发送帧 PID 保持不变。

PRX 在成功接收数据包后自动判断收取的数据帧 PID,若当前收取的 PID 与 CRC 信息与前一次相同,将视为重收包,不再出中断 (只返回 ACK)。

注 1: PTX 自动重传功能只在 ACK 使能的情况下有效。
 注 2: 如果 PTX 在重传 RE_TX_TIMES 次数内没有正常接收到 ACK, PTX 在置起中断 FIFO0_INT 的同时, FIFO0_MAX_RETX 将置'1'。
 注 3: 重收弃包功能只在 ACK 使能的情况下有效。




图 10-11 PRX 自动重收中断示意图

图 10-11 所示为 PRX 自动重收的情况,PRX 在接收到数据包之后若检测 CRC 或 PHR 有误将不返回 ACK 而切换至自动重收,直至收到正确的数据包返回 ACK 之后中断标志位 FIFO0_INT 将置'1'。

注 1: PRX 自动重收功能只在 ACK 使能的情况下有效。




图 10-12 ACK 使能情况下 NOACK 功能中断示意图

图 10-12 所示为收发 ACK 使能时，若设置 PTX_FIFO0_NOACK 为‘1’，PTX 在发送数据包完成后中断标志位 FIFO0_INT 将置‘1’，PRX 在接收数据包完成后中断标志位 FIFO0_INT 将置‘1’。与 ACK 不使能情况类似，接收端在响应中断时需检查 PRX_PHR_ERR 与 PRX_CRC_ERR 指示位判断所收取包 PHR 与 PSDU 是否正确。

10.2.2 直接FIFO帧结构中断




图 10-13 直接 FIFO 帧结构中断示意图

直接 FIFO 帧结构情况下 PTX 发送数据包完成后中断标志位 FIFO0_INT 将置‘1’，PRX 在接收数据包完成后中断标志位 FIFO0_INT 将置‘1’，收发完成条件配置详见 12.2 章节说明。

10.3 SPI通信接口

HW3182 支持 4 线 SPI 通信接口，可访问芯片内部寄存器与收发 FIFO，支持对 FIFO 连续读写操作。

10.3.1 SPI帧格式




图 10-14 SPI 帧格式

SPI 帧格式由命令帧与数据帧两部分构成。

其中 8bits 命令帧首位为读写控制位，'0'为只读操作，'1'为读写操作（读取某寄存器值的同时可以写入值，对 FIFO 为只写操作），后 7 位为读写地址位。

数据帧按 SPI 接口访问对象不同有所区别，若 SPI 访问内部寄存器则数据帧固定为 2bytes，若 SPI 访问 FIFO，在非连续读写情况下为 1byte（内部 FIFO 数据宽度），在连续读写情况下数据帧长度由主设备访问长度决定。

数据格式为高位（MSB）在前低位（LSB）在后。

10.3.2 寄存器访问时序

SPI 接口读写寄存器操作时序如图 10-15 与图 10-16 所示。




图 10-15 SPI 写寄存器时序

注：写寄存器时 SDO 送出的 D'x 为所访问寄存器的原值。




图 10-16 SPI 读寄存器时序

10.3.3 FIFO访问时序

FIFO 支持连续读写操作，最小单位为 1byte，FIFO 访问地址为 0x70。SPI 接口读写 FIFO

操作时序如图 10-17 与图 10-18 所示。




图 10-17 SPI 写 FIFO 时序




图 10-18 SPI 读 FIFO 时序

10.3.4 SPI 时序参数




图 10-19 SPI 时序参数示意图

Symbol	Parameter	T(ns)
Tss	Select setup time	20
Tcl	Clock low time	62.5
Tch	Clock high time	62.5
Tsh	Select hold time	40
Tsw	Select high period	200

表 10-1 推荐 SPI 时序（8MHz）参数

10.4 GPIO 配置

HW3182 支持四组 GPIO，分别为 GPIO0、GPIO1、GPIO2、GPIO3，可通过寄存器 IO_CFG0（0x1D）及 IO_CFG1（0x1E）对 GPIO 进行配置。

GPIO 默认状态如表 10-2 所示：

GPIO	默认状态
------	------

GPIO0	POR 输出
GPIO1	POR 反向输出
GPIO2	芯片时钟输出（晶振频率/64）
GPIO3	保留状态（输入）

表 10-2 GPIO 默认状态

当 GPIO 设置为输入功能时（GPIO_n_IE = '1'），通过寄存器 GPIO_n_PE 可以配置 GPIO 管脚的上拉功能，在默认状态下，GPIO 管脚无上拉电阻。当设置 GPIO_n_IE 为'0'时，屏蔽 GPIO 的外部输入，芯片内部接收为低电平，默认状态下，GPIO 不屏蔽外部输入。

当 GPIO_n_FUN 配置为输出功能时，GPIO 的输出使能自动打开，GPIO_n 的输出有效电平可以通过 GPIO_n_PORITY（0x1C）进行配置；通过寄存器 GPIO_n_DS 可以配置 GPIO 的输出驱动电流，芯片的默认状态为大电流模式。

GPIO 支持内部 clock 输出功能（设置 GPIO_n_FUN=5'b01111），以方便某些低 BOM 应用场合，向主控 MCU 提供时钟。

芯片上电默认从 GPIO2 输出主晶振 64 分频时钟，用户可配置 GPIO_n_FUN 选择其它 GPIO，输出时钟频率可通过寄存器 CLKCFG（0x1C）配置。

当设置 LPFEN（0x1C）为'1'且 WDT_EN 为'1'时，当芯片进入 SLEEP(RC)模式后将自动切换为 RC 时钟输出。

第 11 章 RF收发器—频点与数据传输参数设置

11.1 频点设置

HW3182 共支持 315/433/779/868/915MHz 5 个典型频段，其中 433MHz 频段频点支持默认设置与直接设置两种模式，其余频段只支持直接设置模式。HW3182 支持 20/26MHz 晶振，对于不同的晶振，支持的频点范围为：

- 270-348MHz/403-522MHz/806-1045MHz (26MHz 晶振)
- 235-522MHz/700-1045MHz (20MHz 晶振)

芯片默认配置下支持 433 频段，779 频段仅在 20MHz 晶振模式下支持。详细频段设置参考表 11-1 和表 11-2。

20M 晶振模式				
VCO_HB_SEL	PLL_TRXLB_SEL			
	2'b00	2'b01	2'b10	2'b11
1'b0	700-874MHz	350-437MHz	235-291MHz	-
1'b1	856-1045MHz	428-522MHz	285-350MHz	-

表 11-1 20MHz 晶振下各频段范围与配置

26M 晶振模式				
VCO_HB_SEL	PLL_TRXLB_SEL			
	2'b00	2'b01	2'b10	2'b11
1'b0	806-874MHz	403-437MHz	270-291MHz	-
1'b1	856-1045MHz	428-522MHz	285-348MHz	-

表 11-2 26MHz 晶振下各频段范围与配置

11.1.1 频点默认设置模式

在数据收发时，收发两端的频点设置值必须一致。

频点起始值可以通过寄存器 RF_FREQ_BASE (0x2F) 配置，信道间隔由寄存器 CH_SPACE (0x2F) 配置，信道号可通过寄存器 CHANNEL1~CHANNEL8 (0x28~0x2B) 配置。

其中 CHANNEL1 为主信道号，CHANNEL2~CHANNEL8 为从信道号，从信道号只在信道跳频模式开启后有效。信道号的取值可以从 0 到 255，也就是在单个应用中最多支持 256 个信道。

RF_FREQ_BASE 寄存器设置值以 100kHz 为单位，即起始频点为：

RF_FREQ_BASE*100(kHz)。

(例：需要的起始频点为 433MHz，RF_FREQ_BASE 设置值为 0x10EA，即十进制数 4330)

CH_SPACE 确定频点间隔：

00: 间隔为 100kHz

01: 间隔为 200kHz

10: 间隔为 400kHz

11: 间隔为 800kHz

最终发送或接收的主信道频点值为:

$$(RF_FREQ_BASE + CHANNEL1 * 2^{CH_SPACE}) * 100(kHz)。$$

11.1.2 频点直接设置模式

在直接频点设置模式下 (RF_PLL_DIRECT = '1', 0x30 寄存器), 可通过软件直接设置 Sigma-Delta 调制器的整数部分 (Integer) 和小数部分 (Fraction) 分频比。

整数部分可通过 RF_FREQ_BASE 寄存器设置, 小数部分可通过 RF_FREQ_FRACTION 寄存器 (0x30、0x31) 设置, 具体的计算公式如下:

$$RF_FREQ_BASE = \text{floor}(f_c * k_{\text{freq}} / f_{\text{xtal}})$$

$$RF_FREQ_FRACTION = \text{round}((f_c * k_{\text{freq}} / f_{\text{xtal}} - \text{Integer}) * 2^{21})$$

其中, f_c 为需要设置的信号载波频率, f_{xtal} 为使用晶振的频率, 系数 k_{freq} 配置详见表 11-3。

k _{freq} 值配置	
PLLTRXLB_SEL	k _{freq}
2'b00	2
2'b01	4
2'b10	6

表 11-3 系数 k_{freq} 配置表

直接频点设置顺序:

1. 使能 rf_pll_direct 并设置 rf_freq_fraction 寄存器
2. 设置 RF_FREQ_BASE 寄存器

注: 直接设频点模式下, 芯片从 DEEP SLEEP/SLEEP 唤醒后需重新配置频点。

11.1.3 跳频接收模式

HW3182 支持硬件跳频接收功能 (HOP_ENABLE = '1', 0x2D 寄存器)。在硬件跳频接收模式下, 接收端将以设定的时间间隔扫描需要的各个频点, 当发现某一频点接收到有效信号后, 接收会停留在该频点完成数据包的接收。

系统最大可以扫描 8 个频点, 具体需要扫描的频点数可以通过寄存器 HOP_NUM (0x2D) 设置, 各扫描频点可以通过寄存器 CHANNEL1~CHANNEL8 设置。

在频点默认设置模式下各信道频点: 主信道频点 + Δf1(CH_SPACE 设置的频点间隔) * CHANNELN, HOP_SPACE 具体的计算公式如下:

$$HOP_SPACE = \text{round}((f_h * k_{\text{freq}} / f_{\text{osc}}) * 2^{20})$$

其中 f_h 为需要的扫描频率间隔, k_{freq} 取值详见表 11-3, f_{osc} 为晶振频率。

在频点直接设置模式下各信道频点: 主信道频点 + Δf2(HOP_SPACE (0x3C、0x3D) 设置的频点间隔) * CHANNELN

每个频点的扫描时间间隔可以通过寄存器 HOP_TIMER (0x2D) 设置，实际的扫描时间间隔为：

$$T_s = (\text{HOP_TIMER} + \text{LP_TIMER}) * 1 / (10^3 * \text{DR_GFSK})$$

其中 DR_GFSK 为数据速率 (kbps)，LP_TIMER (0x25) 为低功耗接收模式时间配置。

跳频锁定的频点与当前跳频所在频点可通过寄存器 HOPCH (0x3F) 读取。

注：跳频中的有效信号可选择接收信号能量满足条件或接收到有效前导，可通过 HOP_SEL 寄存器 (0x25) 配置。

11.2 数据传输参数设置

11.2.1 数据速率设置

HW3182 支持数据速率为 1.2~100kbps，可通过寄存器 SYMBOL_RATE (0x32、0x33) 设置，具体设置方法如下：

$$\text{SYMBOL_RATE} = \text{round}((\text{DR_GFSK} * 2^{22}) / (2 * 10^6))$$

其中 DR_GFSK 为数据速率 (kbps)。

例如：选择速率速率为 10kbps， $\text{SYMBOL_RATE} = \text{round}((10 * 10^3 * 2^{22}) / (2 * 10^6)) = 20972$ ，转换为 16 进制为 18'h051EC。

11.2.2 发送调制特性设置

◆ GFSK BT

通过寄存器 BT_MODE (0x25) 将 BT 设置为 0.5 或者 1，默认为 0.5。

◆ 调制频偏

$$\text{DEVIATION} = \text{round}(f_{\text{dev}} * k_{\text{dev}} / f_{\text{xtal}})$$

其中 f_{dev} 为期望调制频偏，支持范围为 0~50kHz， f_{xtal} 为芯片使用的晶振频率，系数 k_{dev} 配置详见表 11-4。

k _{dev} 值配置	
PLLTRXLB_SEL	k _{dev}
2'b00	2 ¹⁵
2'b01	2 ¹⁶
2'b10	3*2 ¹⁵

表 11-4 系数 k_{dev} 配置表

例如：期望调制频偏：25kHz，使用晶振频率 26MHz。

$$\text{DEVIATION} = \text{ROUND}((25 * 10^3 * 2^{16}) / (26 * 10^6)) = 63$$
，转换为 16 进制为 10'h03F。

11.2.3 发送功率设置

发送功率由 PA_VB1 和 PA_VB2 (0x40) 设置，设置值与输出功率的对应关系详见

《AN1045_应用笔记_HW3000 应用注意事项》3.5 章节相关说明。

11.2.4 接收滤波器带宽设置

通过设置寄存器 FILTER2_BAND (0x2E) 可以改变接收端的滤波器带宽，使用的滤波器带宽值为

$$BW = (FILTER2_BAND+1)*1kHz$$

可配置的范围 1kHz ~ 128kHz。

第 12 章 RF收发器—收发操作流程

12.1 增强型帧结构收发流程

对于 PTX, 通过 SPI 接口设置 PHR (TXPHR 和 PSDULEN) 并向 FIFO 内填写发送的 PSDU 数据。填写 PSDU 完成之后需设置 PTX_FIFO0_PIPE 并将 PTX_FIFO0_OCPY(0x0C)置'1', 以指示 FIFO 被占用并等待发送。

待 PTX 发送完成中断置起后, 需软件清中断标志位 FIFO0_INT, 关闭 DBUS_TXEN 完成一次发送流程。

增强型帧结构收发流程详细参考《AN1045_应用笔记_HW3000 应用注意事项》2.2.1 章节。

图 12-1 为简单的 PTX 发送流程图。




图 12-1 PTX 发送流程图

在发送过程中，芯片根据发送的 PHR 以及 PSDU 自动计算 CRC，并将计算出的 CRC 跟随在 PSDU 之后进行发送。可以设置 LEN1_CRCSEL (0x02) 为 '1' 屏蔽硬件 CRC 的功能，将寄存器 CRCVAL (0x12) 中的数值作为数据包的 CRC，跟随 PSDU 进行发送。

对于 PRX，硬件在正确同步 SFD 之后解析 PHR，得到包括数据长度在内的相关信息，然后向 FIFO 内填写接收的 PSDU 数据，接收完成后中断标志位 FIFO0_INT 将置 '1'。

软件可读取 PHR 数据 (RX_PHR0 和 RX_PHR1)、FIFO 的数据以及 CRC 的校验值 (CRCVAL)，之后需软件清中断标志位 FIFO0_INT。图 12-2 为简单的 PRX 接收流程图。




图 12-2 PRX 接收流程图

注 1: 关闭发送或接收使能后需等待 3*T_{symp} 以上的时间间隔后才能再次使能发送或接收。

注 2: 在自动 ACK 使能的情况下 (Pn_ACKEN='1'), 必须使用硬件进行 CRC 校验, 即 LEN1_CRCSEL 设为 '0'。

12.2 直接FIFO帧结构收发流程

与增强型帧结构类似，PTX 在发送前需将 PTX_FIFO0_OCPY 位置'1'，以指示所填的 FIFO 被占用。

直接 FIFO 帧详细收发流程参考《AN1045_应用笔记_HW3000 应用注意事项》2.2.2 章节。




图 12-3 直接 FIFO 帧结构 LEN0_TXMODE='1'发送停止示意图




图 12-4 直接 FIFO 帧结构 LEN0_TXMODE='0'发送停止示意图

若配置 LEN0_TXMODE 为'1'， PTX 在读写指针相等时自动停止发送（如图 8-3 所示），发送完成后将中断标志 FIFO0_INT 置'1'；

若配置 LEN0_TXMODE 为'0'， PTX 按照 LEN0_PKLEN 寄存器（0x0D）设置值发送（如图 12-4 所示），发送完成后将中断标志 FIFO0_INT 置'1'。

若配置 LEN0_RXMODE 为'1'， PRX 按照 LEN0_PKLEN 设置值进行接收。PRX 可通过响应半满中断标志 HALF_FULL_INT 获取 FIFO 内收取数据包携带的长度信息，并根据该长度信息设置接收数据长度寄存器 LEN0_PKLEN, PRX 接收完成后将中断标志 FIFO0_INT 置'1'；

若配置 LEN0_RXMODE 为'0'， PRX 按照用户设定的帧长信息配置（如图 12-5）自动完成接收。帧长信息配置详见寄存器 0x0E， PTX 需按照规定的帧长信息位置、长度等配置信息填充发送 FIFO， PRX 自动识别帧长信息接收完成后将中断标志 FIFO0_INT 置'1'。




图 12-5 帧长信息配置示意图

以图 12-5 为例，若设定 LEN0_PKLENPOS = 3'b000，则 FIFO 内以第一个 byte 作为自动接收帧长信息起始 byte。

- ◆ 若 LEN0_PKLENBYTES = '0'，则以 0x04 作为自动接收帧长度信息，PRX 将共接收 4 +LEN0_PKLENADD bytes 数据后停止接收，其中 LEN0_PKLENADD（0x4E）为额外接收 byte 数寄存器，由软件根据需要调整。
- ◆ 若 LEN0_PKLENBYTES = '1'， LEN0_PKLENPOLAR = '0'，则以 0x0401 作为自动接收帧长度信息，PRX 将共接收 1025(0x0401)+LEN0_PKLENADD bytes 数据后停止接收。
- ◆ 若 LEN0_PKLENBYTES = '1'， LEN0_PKLENPOLAR = '1'，则以 0x0104 作为自动接收帧长度信息，PRX 将共接收 260 (0x0104) +LEN0_PKLENADD bytes 数据后停止接收。

在直接 FIFO 帧结构下，若发送或接收长度大于 256bytes，需要借助发送半空与接收半满中断配合完成收发流程。

注：在使能接收前，建议软件可以先将 LENO_PKLEN 设置为较大的初始值，以便留出足够的时间给软件获取 FIFO 内收取数据包携带的长度信息并填入 LENO_PKLEN 寄存器，防止 FIFO0_INT 的误触发。

12.3 直接收发DIRECT模式

设置 DIRECT_MODE 寄存器，芯片进入直接收发模式。

发送端可通过 IRQ(DIRECT_IE = '1')或 GPIO(GPIO_n_FUN = 5'b00010)输出发送同步时钟，通过 GPIO(GPIO_n_FUN = 5'b00011)直接灌入发送数据；

接收端可以通过 IRQ (DIRECT_IE = '1') 或 GPIO(GPIO_n_FUN = 5'b00100)端口输出接收同步时钟，通过 GPIO(GPIO_n_FUN = 5'b00101)端口输出接收数据。

具体 GPIO 的设置可参考第 13 章寄存器设置。

直接发送数据的时序如图 12-6 所示：




图 12-6 直接发送模式时序图

直接接收数据的时序如图 8-7 所示：




图 12-7 直接接收模式时序图

在直接发送模式下，需要在 DBUS_TXEN 置高 300 μ s 后置高寄存器 BPKTCTL_DIRECT (0x1C)，以保证前端 PLL 的稳定，等待 PA Ramp 完成后，PAUP_DONE(0x1B)指示位将

置为'1'，之后才能发送有效数据。

当 DBUS_RXEN 置高 300us 左右后，接收机能够正常的接收数据，当发现有效的 SFD 以后，需将 BPKTCTL_DIRECT 置高，调整接收机的环路带宽，提高接收机性能。




图 12-8 直接收发模式数据时序示意图

直接收发模式下数据与时钟的时序如图 12-8 所示。发送端 MCU 依据芯片输出的 TX_CLK 向芯片灌入需要发送的数据，芯片内部以 TX_CLK 上升沿采样数据；接收端 MCU 可依据芯片输出的 RX_CLK，上升沿采样输出的接收数据 RX_DATA。

12.4 连续发送模式

在直接收发模式的情况下，芯片支持内部数据的连续发送的方式，以方便芯片的测试。

使能 REP_MODE (0x1C)，依据 12.3 节使能直接发送模式，芯片将连续发送“0101”的数据序列。

使能 PN9_MODE (0x1C)，依据 12.3 使能直接发送模式，芯片将连续发送 PN9 数据序列。

第 13 章 RF收发器—唤醒

13.1 Wake-up Timer唤醒

HW3182 支持 32.768kHz 的内部 RC 时钟，用于芯片在 SLEEP(RC)模式下的自动唤醒。

Wake-up Timer 唤醒功能需设置 WDT_EN = '1'，WDT_IE = '1'，自动唤醒间隔可通过寄存器 WDT_WTM (0x1F) 与 WDT_WTR (0x20) 配置。唤醒间隔 (s)：

$$T_{WUT} = \frac{32 \times (WDT_WTR + 1) \times (WDT_WTM + 1)}{32768}$$

Wake-up Timer 计数器溢出时，芯片将中断标志 WDT_INT 置'1'，并从 SLEEP(RC)状态唤醒，可进行正常收发操作，软件清中断标志位 WDT_INT 后芯片再次进入 SLEEP(RC)状态。

若 WDT_IE = '0'，Wake-up Timer 计数器溢出时将不会唤醒芯片，可通过配置 GPIO_n_FUN，将 Wake-up Timer 的计时器溢出标志脉冲通过 GPIO 送出。

13.2 GPIO外部中断唤醒

GPIO 外部中断唤醒功能需设置 EXT_n_IE = '1'，支持上升沿、下降沿、双边沿电平唤醒，详见 GPIO_n_FUN 寄存器配置。

芯片响应外部中断后标志位 EXT_n_INT 将置'1'，芯片从 SLEEP(RC)状态被唤醒后可进行正常收发操作，软件清中断标志位 EXT_n_INT 后芯片再次进入 SLEEP(RC)状态。

若使能 EXT_n_IE，外部中断标志位 EXT_n_INT 通过 IRQ 引脚输出。

第 14 章 RF收发器—RC校准

芯片内部 RC 支持软件校准与硬件自动校准两种模式，可由 RCCODE_SEL 寄存器（0x38）配置。

14.1 软件校准

软件校准模式下，调整 WDT_CAL 寄存器（0x38）值可调整内部 RC 时钟频率，具体可参考 WDT_CAL 寄存器说明。

14.2 硬件自动校准

硬件自动校准需在芯片处于 IDLE 模式下完成，配置 RCCAL_STEN 寄存器（0x3A）可支持单次校准与连续校准两种模式。校准完成后 CAL_DONE 标志位（0x39）将置'1'，并可通过 RCCODE 寄存器（0x39）获取 RC 校准配置字。

第 15 章 RF收发器—异常状态的检测及复位

15.1 芯片异常状态检测

寄存器 CHIPSTA1(0x36)提供芯片内部电路的工作状态，如表 15-1 所示：

芯片状态	CHIPSTA1(HEX)
SLEEP/DEEP SLEEP	0x0777
IDLE	0x0077
TX (进入发送状态 100 μ s 之后)	0x008A
RX (进入接收状态 100 μ s 之后)	0x000D

表 15-1 CHIPSTA1 各状态说明

如果在相关状态下，0x36 寄存器的读取值与参考值不符，则说明芯片工作进入异常状态，可根据需要通过 PDN 端口或软件复位对芯片进行复位操作。

15.2 寄存器与FIFO校验功能

芯片提供寄存器与 FIFO 写入数据的校验功能，以防止 SPI 通信过程中受到外界干扰可能造成的误写，校验寄存器为 REGCHECK(0x6F)。

若需要对 SPI 写入值进行校验，软件在进行寄存器写入或 FIFO 写入之前，读取 REGCHECK 寄存器初始值，将之后的写入数据以 byte 为单位(寄存器写入先校验高 byte，再校验低 byte)与 REGCHECK 初始读取值进行异或计算。在数据写入完成之后，通过比较软件计算的校验值与 REGCHECK 当前读取值是否一致，判断 SPI 写入数据是否有误。

15.3 芯片复位

芯片从 POWER DOWN 状态恢复至 IDLE 状态过程中内部 POR 将复位全芯片。

芯片从 DEEP SLEEP/SLEEP 恢复至 IDLE 状态，芯片除寄存器将全部被复位。

芯片共提供两种软复位方式，分别为 SFT_RST0 (0x60) 和 SFT_RST1 (0x61)，其中：

SFT_RST0 复位硬件电路与 FIFO 而保留原有的寄存器设置值；

SFT_RST1 进行全芯片复位，寄存器同时也会被复位成默认值。

第 16 章 RF收发器—其它功能与设置

16.1 白化与CRC

芯片支持数据的白化功能，以增强长‘0’或长‘1’类型数据的传输能力。可以通过寄存器 SCRAMBLE_ON (0x02) 开启白化功能，白化种子可通过寄存器 SCRAMBLE_DATA (0x05) 设置，若 SCRAMBLE_DATA 设置为全 0 则不具备白化功能。

增强型帧结构白化区域为 PHR-PSDU-FCS；直接 FIFO 帧结构白化区域为 FIFO 内的填充数据。

其基本数据流为：




图 16-1 PN9 数据白化生成器

增强型帧结构 CRC 校验范围为 PHR-PSDU。

增强型帧结构支持 CRC 硬件实现与软件实现两种模式，可通过 LEN1_CRCSEL 寄存器配置。若选用软件实现 CRC 功能，发送端需在发送 CRC 之前将 CRC 值填入 CRCVAL 寄存器。

接收端可通过 PRX_CRC_ERR 标志位判断接收数据包 CRC 校验是否正确，也可通过 CRCVAL 寄存器读取接收到的 CRC 由软件自行校验。

硬件 CRC 选用的生成多项式为 $G(X) = 1 + X^5 + X^{12} + X^{16}$ ，其实现的移位反馈寄存器的逻辑如图 16-2 所示，生成后的 CRC 会进行取反操作，然后跟随在数据之后进行发送。移位反馈寄存器初始值可通过寄存器 CRC_INIT_DATA (0x04) 设置。




图 16-2 CRC 硬件实现示意图

直接 FIFO 帧结构不支持硬件 CRC 功能。

16.2 FEC

增强型帧结构模式下支持数据自动的 FEC 纠错码功能，码率 R 为 2/3。使用 FEC 可以在一定程度上纠正传输中的传输错误，可以提高系统在低信噪比环境下传输成功率，但 FEC 会增

加冗余数据，增加数据包的传送时间。可以通过配置寄存器 FEC_ON (0x02) 使能 FEC 功能。

注：白化或 FEC 功能需在 PTX 和 PRX 两方同时开启或关闭。

16.3 数据编码

芯片支持 Manchester 与 8bit/10bit line code 两种编码方式，可通过 PACK_TYPE (0x02) 寄存器配置，默认不对数据进行编码。

增强型帧结构编码区域为 PHR-PSDU-FCS；直接 FIFO 帧结构编码区域为 FIFO 内的填充数据。

16.4 RSSI

在接收模式时，芯片会评估天线端接收信号能量的大小，该数值会保存在寄存器 RSSI(0x23) 中。RSSI 的读数单位为 dBm，数据的格式为二进制补码形式的符号数。在 RSSI 寄存器里提供两个 RSSI 读数值，其中 RSSI1 保存的是上一个有效数据包 (SFD 正确同步) 的 RSSI 计算值，而 RSSI2 中保存的是实时的 RSSI 计算值，可用于 CSMA/CA 工作。

16.5 载波检测 (Carrier Detect)

芯片支持载波检测功能，即在接收模式时，芯片会监控带内的接收信号能量，当接收信号能量大于设置的域值后，芯片将给出载波检测指示信号。

载波指示的能量域值可通过寄存器 CDTH (0x27) 设定，当输入信号能量大于 CD_TH1 设置值后，载波检测指示位 CD 会置高，当信号能量降低并小于 CD_TH2 的设置，载波检测指示位 CD 将立刻复位。

CD_TH1 和 CD_TH2 设置值单位为 dBm，数据格式为二进制补码形式的符号数。

建议的 CD_TH1 与 CD_TH2 的设置方法：

1. 在接收灵敏度点读取 RSSI 寄存器值；
2. CD_TH1 的设置值为 RSSI - 2dBm；
3. CD_TH2 的设置值为 RSSI - 5dBm。

CD 信号可通过配置从 GPIO 输出，当 CD 信号置高时，RSSI_INT 中断标志位将置'1'。

16.6 AFC及晶振的校准功能

在接收与发送之间，由于使用晶振的自身因素、温度、电压工作环境等变化的原因，可能造成收发晶振的频率不一致，进而引起收发两端的载波频偏。

芯片在接收端提供载波频偏自动补偿功能 (AFC)，可通过 AFC_EN (0x25) 寄存器使能。

AFC 补偿范围为 $\pm 20\text{kHz}$ ，在 433MHz 的工作频段，补偿范围约为 $\pm 40\text{ppm}$ 。由于该补偿范围包括了收发两端的晶振偏差，则对于单端晶振，其频率变化需控制在 $\pm 20\text{ppm}$ 以内。

晶振校准寄存器为 XOSC_CAL(0x37)，设置值支持 0x00 至 0xFF，步长约 15Hz。

16.7 有效/无效前导检测

芯片提供有效前导码的检测功能。在有效前导检测长度时间内若发现有效前导序列，有效前导检测中断标志 PREDET_INT 将置'1'，有效前导检测长度可以通过寄存器 PRENUM(0x24) 配置。

接收端前导码检测的长度必须小于发送数据的前导序列，考虑到 AGC 及 AFC 功能的时间开销，推荐接收前导检测的长度应比发送前导序列少 8 ~ 16bits。默认的前导检测长度为 32bits。

为方便跳频应用，芯片还提供无效前导的检测功能。在无效前导检测长度时间（详见 0x24 寄存器说明）内若未发现有效前导序列，则无效前导检测中断标志 INVPREDET_INT 将置'1'，无效前导检测长度可配置 INV_PRENUM 寄存器（0x24），默认的 INV_PRENUM 设置长度为 16bits。

通过配置中断使能 PREDET_IE/INVPREDET_IE 或 GPIO 功能寄存器，有效前导检测中断标志 PREDET_INT 及无效前导检测中断标志 INVPREDET_INT 可以通过 IRQ 或任意 GPIO 管脚输出。

16.8 有效/无效SFD检测

芯片支持 1~6bytes 可配置长度的 SFD 地址，长度可通过 SYNCWORD_LEN 寄存器设置，地址可通过寄存器 0x14~0x1A 设置。PRX 在接收到可同步的 SFD 地址后，中断标志 SFDDET_INT 将置'1'。

为方便软件跳频等应用，PRX 在检测到有效前导之后，若在 INVSFD_TIME (0x4F) 设定时间长度内没有检测到有效 SFD，无效 SFD 中断标志 INVSFDDET_INT 将置'1'。

通过配置中断使能 SFDDET_IE/INVSFDDET_IE 或 GPIO 功能寄存器，有效 SFD 中断标志 SFDDET_INT 及无效 SFD 中断标志 INVSFDDET_INT 可以通过 IRQ 或任意 GPIO 管脚输出。

16.9 低功耗接收模式

芯片提供低功耗的接收模式，可通过设置寄存器 LP_ENABLE (0x25) 使能该工作模式。

在低功耗接收模式下，接收功耗约为正常接收功耗的：

$$\text{HOP_TIMER}/(\text{HOP_TIMER}+\text{LP_TIMER})$$

第 17 章 RF收发器—寄存器

17.1 寄存器列表

地址	寄存器名称	功能说明	复位值
0x00	RFID	RF ID 版本号	-
0x01	TRCTRL	收发使能寄存器	0x0000
0x02	PKTCTRL	帧结构选择寄存器	0xC000
0x03	PKTCFG0	帧配置寄存器 0	0x4008
0x04	CRCSEED	CRC 移位寄存器初始值寄存器	0xFFFF
0x05	PKTCFG1	帧配置寄存器 0	0x11FF
0x06	FIFOTHRES	FIFO 阈值寄存器	0x1010
0x07	TXPHR0	增强型帧结构发送 PHR0 寄存器	0x0100
0x08	TXPHR1	增强型帧结构发送 PHR1 寄存器	0x0001
0x09	PSDULEN	增强型帧结构发送 PSDU 长度配置寄存器	0x0100
0x0A	RXPHR0	增强型帧结构接收 PHR 寄存器 0	-
0x0B	RXPHR1	增强型帧结构接收 PHR 寄存器 1	-
0x0C	FIFOCTRL	FIFO 控制寄存器	0x000E
0x0D	LEN0PKLEN	直接 FIFO 帧结构长度配置寄存器	0x0080
0x0E	FIFOSTA	FIFO 状态寄存器	0x0000
0x0F	INT	中断标志位寄存器	-
0x10	INTIE	中断使能寄存器	0x8001
0x11	INTIC	中断标志清'0'寄存器	-
0x12	CRCVAL	CRC 寄存器	0x0000
0x13	PIPECTRL	PIPE 控制寄存器	0x0001
0x14	P0ADDR0	PIPE0 SFD 地址低 16bit	0xF398
0x15	P0ADDR1	PIPE0 SFD 地址中间 16bit	0xF398
0x16	P0ADDR2	PIPE0 SFD 地址高 16bit	0xF398
0x17	P1ADDR0	PIPE1 SFD 地址低 16bit	0xC2C2
0x18	P1ADDR1	PIPE1 SFD 地址中间 16bit	0xC2C2
0x19	P1ADDR2	PIPE1 SFD 地址高 16bit	0xC2C2
0x1A	P23ADDR	PIPE2/PIPE3 SFD 地址低 8bit	0x58A7
0x1B	CHIPSTA0	芯片状态指示寄存器 0	-
0x1C	MODECTRL	芯片模式控制寄存器	0x1046
0x1D	GPIOCFG0	GPIO 配置寄存器 0	0xC0C0
0x1E	GPIOCFG1	GPIO 配置寄存器 1	0xCFDF
0x1F	WDTCFG0	WDT 配置寄存器 0	0x0010
0x20	WDTCFG1	WDT 配置寄存器 1	0x0081
0x21	WDTWDV	WDT 计数值指示寄存器	-
0x22	AGCGAIN	AGC 指示寄存器	-
0x23	RSSI	RSSI 指示寄存器	-

0x24	PREACFG	Preamble 配置寄存器	0x0208
0x25	MODEMCTRL	MODEN 控制寄存器	0x1201
0x26	IFSET	中频设置寄存器	0x2CCD
0x27	CDTH	CD 阈值寄存器	0x8281
0x28	CHCFG0	CHANNEL 配置寄存器 0	0x0000
0x29	CHCFG1	CHANNEL 配置寄存器 1	0x0000
0x2A	CHCFG2	CHANNEL 配置寄存器 2	0x0000
0x2B	CHCFG3	CHANNEL 配置寄存器 3	0x0000
0x2C	DEVIATION	调制频偏设置寄存器	0x003F
0x2D	HOPCFG	跳频配置寄存器	0x1566
0x2E	FILTERBAND	接收滤波器带宽设置寄存器	0x004A
0x2F	FREQCFG0	频点设置寄存器 0	0x325C
0x30	FREQCFG1	频点设置寄存器 1	0x0000
0x31	FREQCFG2	频点设置寄存器 2	0x0000
0x32	SYMRATE0	数据速率配置寄存器 0	0x0051
0x33	SYMRATE1	数据速率配置寄存器 1	0x00EC
0x35	RFCFG	模拟前端配置寄存器	0x3332
0x36	CHIPSTA1	芯片状态指示寄存器 1	-
0x37	XOSCCAL	晶振校准寄存器	0x0080
0x38	RCCFG0	RC 校准配置寄存器 0	0x18C3
0x39	RCSTA	RC 校准状态寄存器	-
0x3A	RCCFG1	RC 校准配置寄存器 1	0x002A
0x3C	HOPSPACE0	跳频频点间隔设置寄存器 0	0x0000
0x3D	HOPSPACE1	跳频频点间隔设置寄存器 0	0x7E08
0x3E	RSSICFG	RSSI 配置寄存器	0x021D
0x3F	HOPCH	跳频频点指示寄存器	-
0x40	PACFG	PA 配置寄存器	0x003F
0x45	ACKCFG	ACK 配置寄存器	0x30FF
0x4D	FIFOPTR	FIFO 指针寄存器	0x0000
0x4E	LEN0RXADD	直接 FIFO 帧结构接收补偿寄存器	0x0003
0x4F	INVSFDTIME	无效 SFD 延时计数寄存器	0x0020
0x60	SFTRST0	软件复位寄存器 0	-
0x61	SFTRST1	软件复位寄存器 1	-
0x6F	REGCHECK	寄存器与 FIFO 写入数据校验寄存器	0x0000
0x70	FIFODATA	FIFO 访问寄存器	-

表 17-1 寄存器列表

17.2 寄存器说明

寄存器		RFID			
地址	0x00				
复位值	-				
位名称	位	读写	位说明	1	0
RF_VER_ID	15:0	R	RF ID 版本号	-	

表 17-2 RFID 寄存器说明

寄存器		TRCTRL			
地址	0x01				
复位值	0x0000				
位名称	位	读写	位说明	1	0
-	15:9	-	-	-	
DBUS_TXEN	8	R/W	发送使能 (DBUS_TXEN 与 DBUS_RXEN 不能同时设为'1')	发送使能	发送关闭
DBUS_RXEN	7	R/W	接收使能 (DBUS_TXEN 与 DBUS_RXEN 不能同时设为'1')	接收使能	接收关闭
-	6:0	-	-	-	

表 17-3 TRCTRL 寄存器说明

注：关闭发送或接收使能后需等待 $3 \cdot T_{\text{symb}}$ 以上的时间间隔后(等待 FSM_IDLE='1'之后)才能再次使能发送或接收。
T_{symb} 为数据速率周期，如数据速率为 10Kbps，则 T_{symb} = 100 μs。

寄存器	PKTCTRL				
地址	0x02				
复位值	0xC000				
位名称	位	读写	位说明	1	0
PACK_LENGTH_EN	15	R/W	芯片帧模式选择位	增强型帧结构	直接 FIFO 帧结构
LEN0_TXMODE	14	R/W	直接 FIFO 帧结构发送完成模式配置	读写指针相等时发送结束	发送长度按 LEN0_PKLEN 设置值发送
LEN0_TXCWMODE	13	R/W	单载波发送模式使能位	使能	不使能
LEN1_CRCSEL	12	R/W	增强型帧结构模式下 CRC 生成配置	CRC 由软件生成 (自动 ACK 使能情况下不支持)	CRC 由硬件生成
-	11:9	R/W	-	-	
LEN0_RXMODE	8	R/W	直接 FIFO 帧结构接收完成模式配置	接收长度按 LEN0_PKLEN 设置值接收	芯片自动识别包长度进行接收 (详见 12.2 章节描述)
-	7:6	-	-	-	
SFD_OPT	5:4	R/W	SFD 同步前提条件选择配置	00:valid preamble 01:valid CD 10/11:NONE	
PACK_TYPE	3:2	R/W	芯片编码方式选择	00/11: NRZ raw data 01: Manchester data type 10: 8bit/10bit line code	
FEC_ON	1	R/W	FEC2/3 使能信号 (只针对增强型帧结构)	使能	不使能
SCRAMBLE_ON	0	R/W	白化使能信号	使能	不使能

表 17-4 PKTCTRL 寄存器说明

寄存器名称		PKTCFG0				
地址		0x03				
复位值		0x4008				
位名称	位	读写	位说明	1	0	
SYNCWORD_LEN	15:13	R/W	SFD 长度 (SFD 地址设置寄存器为 0x14~0x1A)	000/001: 禁用 010: 2 bytes 011: 3 bytes 100: 4 bytes 101: 5 bytes 110/111: 6 bytes		
PREAMBLE_MODE	12	R/W	发送前导序列 模式选择位	发送序列 10101010	发送序列 01010101	
-	11:10	-	-	-		
PREAMBLE_LEN	9:0	R/W	前导长度 (支持 4~1023bytes)	10'h0~10'h4 : 4 bytes Others: given value used as length		

表 17-5 PKTCFG0 寄存器说明

寄存器		CRCSEED				
地址		0x04				
复位值		0xFFFF				
位名称	位	读写	位说明	1	0	
CRC_INIT_DATA	15:0	R/W	CRC 移位寄存器初始值	-		

表 17-6 CRCSEED 寄存器说明

寄存器名称		PKTCFG1				
地址		0x05				
复位值		0x11FF				
位名称	位	读写	位说明	1	0	
SYNC_THRES	15:12	R/W	SFD 接收 允许错误个数阈值	建议设为'0'或'1'		
-	11:9	-	-	-		
SCRAMBLE_DATA	8:0	R/W	白化初始值	-		

表 17-7 PKTCFG1 寄存器说明

寄存器名称		FIFOTHRES				
地址		0x06				
复位值		0x1010				
位名称	位	读写	位说明	1	0	
EMPTY_THRES	15:8	R/W	FIFO0 半空阈值	-	-	
FULL_THRES	7:0	R/W	FIFO0 半满阈值	-	-	

表 17-8 FIFOTHRES 寄存器说明

寄存器名称		TXPHR0				
地址		0x07				
复位值		0x0100				
位名称	位	读写	位说明	1	0	
-	15:9	R/W	-	-	-	
AUTO_PHR_VERIFY	8	R/W	增强型帧结构 PHR 校验位模式选择	硬件依据 PHR 前 3 个 bytes 自动计算校验值进行发送	软件填写 PHR 校验值，填写寄存器为 TX_PHR_VERIFY。（ACK 功能使能时不支持）	
TX_PHR_VERIFY	7:0	R/W	增强型帧结构软件填写 PHR 校验值寄存器	-	-	

表 17-9 TXPHR0 寄存器说明

寄存器名称		TXPHR1				
地址		0x08				
复位值		0x0001				
位名称	位	读写	位说明	1	0	
TX_PHR_CHANNEL_INDEX	15:8	R/W	增强型帧结构发送帧信道索引，发送前由软件填写。	-	-	
TX_PHR_STD_IDEF	7:0	R/W	增强型帧结构发送帧标准识别号，发送前由软件填写。	-	ACK 使能模式下，bit7~bit5 为 PID 与 NOACK 指示位，该 3bits 寄存器设置无效，详见表 7-2 说明。	

表 17-10 TXPHR1 寄存器说明

寄存器名称		PSDULEN				
地址		0x09				
复位值		0x0100				
位名称	位	读写	位说明	1	0	
-	15:9	-	-	-		
AUTO_LEN_CALC	8	R/W	增强型帧结构 硬件自动计算所填 FIFO 内 PSDU 长度使能位	硬件自动计算 PSDU 长度	软件填写 PSDU 长度, 填写寄存器为 TXPSDU_LEN	
TXPSDU_LEN	7:0	R/W	增强型帧结构 软件填写 PSDU 长度	最大设置值为 252 bytes, 最终发送的 PHR 帧长硬件自动加 3, 设置值 > 252 按 252 处理。		

表 17-11 PSDULEN 寄存器说明

寄存器名称		RXPHR0				
地址		0x0A				
复位值		-				
位名称	位	读写	位说明	1	0	
RX_PHR_PSDU_LEN	15:8	R	增强型帧结构接收帧长 (长度为实际 PSDU 长度加 3)	-		
RX_PHR_CHANNEL_INDEX	7:0	R	增强型帧结构接收信道索引	-		

表 17-12 RXPHR0 寄存器说明

寄存器名称		RXPHR1				
地址		0x0B				
复位值		-				
位名称	位	读写	位说明	1	0	
RX_PHR_STD_IDEF	15:8	R	增强型帧结构接收标准识别号	-		
RX_PHR_VERIFY	7:0	R	增强型帧结构接收 PHR 校验	-		

表 17-13 RXPHR1 寄存器说明

寄存器名称		FIFOCTRL				
地址		0x0C				
复位值		0x000E				
位名称	位	读写	位说明	1	0	
PRX_PHR_ERR	15	R	接收 PHR 校验出错标志位 (只针对增强型帧结构, 并且 AUTO_PHR_VERIFY = '1' 时有效)	错误	正确	
PRX_CRC_ERR	14	R	接收 CRC 校验出错标志位	错误	正确	

			(只针对增强型帧结构)		
PRX_FEC23_ERR	13	R	接收 FEC 校验出错标志位 (只针对增强型帧结构)	错误	正确
PRX_LEN0RXLEN_ERR	12	R	直接 FIFO 帧结构硬件自动识别帧长信息接收模式下接收帧长信息错误标志位 (只针对直接 FIFO 帧结构)	错误	正确
PRX_FIFO0_PIPE	11:9	R	PRX FIFO0 中数据所属的 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_FIFO0_OCPY	8	R	PRX FIFO0 数据填写完成信号	PRX FIFO0 被占用	PRX FIFO0 未被占用
-	7:5	-	-	-	
PTX_FIFO0_NOACK	4	R/W	告知 PRX 当前帧无需 ACK (只针对增强型帧结构)	NACK	ACK
PTX_FIFO0_PIPE	3:1	R/W	PTX FIFO0 中数据所属的 PIPE (发送前由软件填写)	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PTX_FIFO0_OCPY	0	W	FIFO 填写完成后, 软件置'1'指示发送 FIFO 有效, 等待发送。	指示发送 FIFO 有效	无效操作

表 17-14 FIFOCTRL 寄存器说明

寄存器名称	LEN0PKLEN				
地址	0x0D				
复位值	0x0080				
位名称	位	读写	位说明	1	0
LEN0_PKLEN	15:0	R/W	PTX:直接 FIFO 帧结构发送长度配置 PRX:直接 FIFO 帧结构接收长度配置	最大可支持 65535 bytes	

表 17-15 LEN0PKLEN 寄存器说明

寄存器名称	FIFOSTA				
地址	0x0E				
复位值	0x0000				
位名称	位	读写	位说明	1	0
RXZERO_LEN	15	R	PRX 接收到长度为 0 的帧指示位	接收到帧长度为 0	接收到帧长度不为 0
FIFO0_EMPTY	14	R	FIFO0 为空指示位	FIFO0 为空	FIFO0 不为空
WR_PTR_OV	13	R	直接 FIFO 帧结构 FIFO 填写溢出 (>256bytes) 标志位, 可由 CLR_WR_PTR 清'0'或 RD_PTR_OV 置'1'时自动清'0'。	溢出	未溢出
RD_PTR_OV	12	R	直接 FIFO 帧结构 FIFO 读取溢出 (>256bytes) 标志位, 可由 CLR_RD_PTR 清'0'或 WR_PTR_OV 置'1'时自动清'0'。	溢出	未溢出
FIFO0_OCPY	11	R	FIFO 被占用指示位	被占用	未被占用
MAXTXLEN	10	R	发送 FIFO 达到最大发送度 (只针对增强型帧结构)	发送 FIFO 达到最大发送度	发送 FIFO 未达到最大发送度
CLR_RD_PTR	9	W	FIFO 读指针清'0'	读指针清'0'	无效操作
CLR_WR_PTR	8	W	FIFO 写指针清'0'	写指针清'0'	无效操作
-	7:5	-	-	-	
LEN0_PKLENPOLAR	4	R/W	直接 FIFO 帧结构若包长信息设置为 2 个 bytes, 高低 byte 配置位。 (LEN0_RXMODE='0'芯片自动识别帧长接收模式下有效)	0: FIFO 的第一个 byte 为包长高 byte, 第二个 byte 为包长低 byte 1: FIFO 的第一个 byte 为包长低 byte, 第二个 byte 为包长高 byte (详细参考 12.2 章节说明)	
LEN0_PKLENBYTES	3	R/W	直接 FIFO 帧结构包长信息占用的 byte 数 (LEN0_RXMODE='0'芯片自动识别帧长接收模式下有效)	2 个 bytes	1 个 byte
LEN0_PKLENPOS	2:0	R/W	直接 FIFO 帧结构包长信息所在 FIFO 的起始位置 (LEN0_RXMODE='0'芯片自动识别帧长接收模式下有效)	000: byte1 001: byte2 ... 111: byte8	

表 17-16 FIFOSTA 寄存器说明

寄存器名称	INT				
地址	0x0F				
复位值	-				
位名称	位	读写	位说明	1	0
POR_INT	15	R	POR 中断标志位 (芯片上电后需将此标志位清'0')	中断	无中断
CHIPRDY_INT	14	R	芯片内部时钟 ready, 可进行收发操作中断标志位 (使用前需软件清'0')	中断 (芯片上电、软件复位或从 SLEEP 退出时钟恢复后置'1')	无中断
SFDDET_INT	13	R	检测到有效的 SFD 中断标志位 (芯片再次切换为接收状态约 250us 后自动清'0'或由 SFDDET_IC 软件清'0')	中断	无中断
PREDET_INT	12	R	检测到有效的前导中断标志位 (芯片再次切换为接收状态自动清'0'或由 PREDET_IC 软件清'0')	中断	无中断
EXT0_INT	11	R	GPIO0 外部中断标志位	中断	无中断
EXT1_INT	10	R	GPIO1 外部中断标志位	中断	无中断
EXT2_INT	9	R	GPIO2 外部中断标志位	中断	无中断
EXT3_INT	8	R	GPIO3 外部中断标志位	中断	无中断
INVSFDDET_INT	7	R	检测到无效的 SFD 中断标志位 (芯片再次切换为接收状态约 250us 后自动清'0'或由 INVSFDDET_IC 软件清'0')	中断	无中断
WDT_INT	6	R	WDT 中断标志位	中断	无中断
HALF_FULL_INT	5	R	FIFO 半满中断标志位 (接收端 MCU 读 RX FIFO 至不满足半满条件自动清'0', 详见 6.1.2 章节描述)	中断	无中断
HALF_EMPTY_INT	4	R	FIFO 半空中断标志位 (发送端 MCU 写 TX FIFO 至不满足半空条件自动清'0', 详见 6.1.2 章节描述)	中断	无中断
RSSI_INT	3	R	RSSI 中断标志位 (芯片再次切换为接收状态约 250us 后自动清'0'或由 RSSI_IC 软件清'0')	中断	无中断
INVPREDET_INT	2	R	无效的前导中断标志位 (芯片再次切换为接收状态约 250us 后自动清'0'或由 INVPREDET_IC 软件清'0')	中断	无中断
FIFO0_MAX_RETX	1	R	PTX 重传超时标志位 (只作为标志位使用, 非中断, 只针对增强型帧结构)	重传超时	未超时
FIFO0_INT	0	R	FIFO 中断标志位(具体详见 10.2 章节) PTX:发送完成或发送超时 PRX:接收完成或发送 ACK 完成	中断	无中断

表 17-17 INT 寄存器说明

寄存器名称		INTIE			
地址		0x10			
复位值		0x8001			
位名称	位	读写	位说明	1	0
POR_IE	15	R/W	POR 中断使能	从 IRQ 输出	不输出
CHIPRDY_IE	14	R/W	CHIPRDY_INT 中断使能	从 IRQ 输出	不输出
SFDDDET_IE	13	R/W	SFDDDET_INT 中断使能	从 IRQ 输出	不输出
PREDET_IE	12	R/W	PREDET_INT 中断使能	从 IRQ 输出	不输出
EXT0_IE	11	R/W	GPIO0 外部中断使能	从 IRQ 输出	不输出
EXT1_IE	10	R/W	GPIO1 外部中断使能	从 IRQ 输出	不输出
EXT2_IE	9	R/W	GPIO2 外部中断使能	从 IRQ 输出	不输出
EXT3_IE	8	R/W	GPIO3 外部中断使能	从 IRQ 输出	不输出
INVSFDDDET_IE	7	R/W	INVSFDDDET_INT 中断使能	从 IRQ 输出	不输出
WDT_IE	6	R/W	WDT_INT 中断使能	从 IRQ 输出	不输出
HALF_FULL_IE	5	R/W	半满中断使能	从 IRQ 输出	不输出
HALF_EMPTY_IE	4	R/W	半空中断使能	从 IRQ 输出	不输出
RSSI_IE	3	R/W	RSSI_INT 中断使能	从 IRQ 输出	不输出
INVPREDET_IE	2	R/W	INVPREDET_INT 中断使能	从 IRQ 输出	不输出
DIRECT_IE	1	R/W	DIRECT 模式 时钟输出中断使能 (发送端为数据发送时钟, 接收端为数据接收时钟)	从 IRQ 输出	不输出
FIFO0INT_IE	0	R/W	FIFO0_INT 中断使能	从 IRQ 输出	不输出

表 17-18 INTIE 寄存器说明

寄存器名称		INTIC			
地址	0x11				
复位值	-				
位名称	位	读写	位说明	1	0
POR_IC	15	W	POR 中断清'0'信号	清'0'	无效操作
CHIPRDY_IC	14	W	CHIPRDY_INT 中断清'0'信号	清'0'	无效操作
SFDDDET_IC	13	W	SFDDDET_INT 中断清'0'信号	清'0'	无效操作
PREDET_IC	12	W	PREDET_INT 中断清'0'信号	清'0'	无效操作
EXT_IC	11	W	外部中断清'0'信号	清'0'	无效操作
-	10:8	-	-	-	-
INVSFDDDET_IC	7	W	INVSFDDDET 中断清'0'信号	清'0'	无效操作
WDT_IC	6	W	WDT_INT 中断清'0'信号	清'0'	无效操作
-	5:4	-	-	-	-
RSSI_IC	3	W	RSSI_INT 中断清'0'信号	清'0'	无效操作
INVPREDET_IC	2	W	INVPREDET_INT 中断清'0'信号	清'0'	无效操作
-	1	-	-	-	-
FIFO0INT_IC	0	W	FIFO0_INT 中断清'0'信号	清'0'	无效操作

表 17-19 INTIC 寄存器说明

寄存器名称		CRCVAL			
地址	0x12				
复位值	0x0000				
位名称	位	读写	位说明	1	0
CRCVAL	15:0	W	CRC 数值寄存器 (只针对增强型帧结构)	软件填写的发送 CRC，高 bit 在前，低 bit 在后。	

表 17-20 CRCVAL 寄存器说明

寄存器名称		PIPECTRL				
地址		0x13				
复位值		0x0001				
位名称	位	读写	位说明	1	0	
-	15:8	-	-	-		
P3_ACKEN	7	R/W	PIPE3 自动 ACK 使能信号	使能	不使能	
P2_ACKEN	6	R/W	PIPE2 自动 ACK 使能信号	使能	不使能	
P1_ACKEN	5	R/W	PIPE1 自动 ACK 使能信号	使能	不使能	
P0_ACKEN	4	R/W	PIPE0 自动 ACK 使能信号	使能	不使能	
P3_EN	3	R/W	PIPE3 使能信号	使能	不使能	
P2_EN	2	R/W	PIPE2 使能信号	使能	不使能	
P1_EN	1	R/W	PIPE1 使能信号	使能	不使能	
P0_EN	0	R/W	PIPE0 使能信号	使能	不使能	

表 17-21 PIPECTRL 寄存器说明

寄存器名称		P0ADDR0				
地址		0x14				
复位值		0xF398				
位名称	位	读写	位说明	1	0	
P0_ADDR[15:0]	15:0	R/W	PIPE0 SFD 地址 低 16 位	-		

表 17-22 P0ADDR0 寄存器说明

寄存器名称		P0ADDR1				
地址		0x15				
复位值		0xF398				
位名称	位	读写	位说明	1	0	
P0_ADDR[31:16]	15:0	R/W	PIPE0 SFD 地址 中间 16 位	-		

表 17-23 P0ADDR1 寄存器说明

寄存器名称		P0ADDR2				
地址		0x16				
复位值		0xF398				
位名称	位	读写	位说明	1	0	
P0_ADDR[47:32]	15:0	R/W	PIPE0 SFD 地址 高 16 位	-		

表 17-24 P0ADDR2 寄存器说明

寄存器名称		P1ADDR0			
地址		0x17			
复位值		0xC2C2			
位名称	位	读写	位说明	1	0
P1_ADDR[15:0]	15:0	R/W	PIPE1 SFD 地址 低 16 位	-	

表 17-25 P1ADDR0 寄存器说明

寄存器名称		P1ADDR1			
地址		0x18			
复位值		0xC2C2			
位名称	位	读写	位说明	1	0
P1_ADDR[31:16]	15:0	R/W	PIPE1 SFD 地址 中间 16 位	-	

表 17-26 P1ADDR1 寄存器说明

寄存器名称		P1ADDR2			
地址		0x19			
复位值		0xC2C2			
位名称	位	读写	位说明	1	0
P1_ADDR[47:32]	15:0	R/W	PIPE1 SFD 地址 高 16 位	-	

表 17-27 P1ADDR2 寄存器说明

寄存器名称		P23ADDR			
地址		0x1A			
复位值		0x58A7			
位名称	位	读写	位说明	1	0
P2_ADDR[7:0]	15:8	R/W	PIPE2 SFD 地址低 8 位 PIPE2 SFD 完整地址 { P1_ADDR[47:8],P2_ADDR[7:0]}	-	
P3_ADDR[7:0]	7:0	R/W	PIPE3 SFD 地址低 8 位 PIPE3 SFD 完整地址 { P1_ADDR[47:8],P3_ADDR[7:0]}	-	

表 17-28 P23ADDR 寄存器说明

寄存器名称		CHIPSTA0			
地址		0x1B			
复位值		-			
位名称	位	读写	位说明	1	0
FSM_IDLE	15	R	芯片 IDLE 状态指示位	IDLE 状态	非 IDLE 状态
-	14:13	-	-	-	-
FSM_SLEEP	12	R	芯片 SLEEP 状态指示位	SLEEP 状态	非 SLEEP 状态
-	11:7	-	-	-	
PADN_DONE	6	R	PA ramp down 完成指示位	完成	未完成
PAUP_DONE	5	R	PA ramp up 完成指示位	完成	未完成
LOCK_DET	4	R	PLL 锁定指示位	完成	未完成
-	3:0	R	-	-	

表 17-29 CHIPSTA0 寄存器说明

寄存器名称		MODECTRL			
地址		0x1C			
复位值		0x1046			
位名称	位	读写	位说明	1	0
SLEEP_ON	15	R/W	芯片进入 SLEEP 模式控制信号	进入 SLEEP 模式	退出 SLEEP 模式
-	14	-	-	-	
LPFEN	13	R/W	低功耗输出模式控制信号	芯片进入 SLEEP 模式后 GPIO 自动切换为 RC 时钟输出 (GPIO _n _FUN 需配置为 5'b01111)	芯片进入 SLEEP 模式后 GPIO 不输出时钟 (除 CLKCFG 配置为 4'b0111 情况)
PKT_HINT_PORITY	12	R/W	IRQ 中断极性选择配置	由"1"变为"0"	由"0"变为"1"
REP_MODE	11	R/W	直接发送模式发送 "0101" 序列	使能	不使能
PN9_MODE	10	R/W	直接发送模式发送 PN9 序列	使能	不使能
BPKTCTL_DIRECT	9	R/W	直接收发模式控制信号 (详见 8.3 章节)	使能	不使能
DIRECT_MODE	8	R/W	Direct 模式使能信号	使能	不使能
GPIO0_PORITY	7	R/W	GPIO0 有效电平配置	输出反向	输出不反向

GPIO1_PORITY	6	R/W	GPIO1 有效电平配置	输出反向	输出不反向
GPIO2_PORITY	5	R/W	GPIO2 有效电平配置	输出反向	输出不反向
GPIO3_PORITY	4	R/W	GPIO3 有效电平配置	输出反向	输出不反向
CLKCFG	3:0	R/W	GPIO 时钟输出频率配置	x000: fxtal 0001: fxtal /2 0010: fxtal /4 0011: fxtal /8 0100: fxtal /16 0101: fxtal /32 0110: fxtal /64 0111: frc (WDT_EN= '1'有效) others:不输出 fxtal 为主晶振时钟频率, frc 为 RC 时钟频率	

表 17-30 MODECTRL 寄存器说明

寄存器名称	GPIOCFG0				
地址	0x1D				
复位值	0xC0C0				
位名称	位	读写	位说明	1	0
GPIO0_DS	15	R/W	gpio0 驱动能力选择位	大电流驱动模式	正常模式
GPIO0_IE	14	R/W	gpio0 输入使能	使能	不使能
GPIO0_PE	13	R/W	gpio0 上拉使能	上拉	不上拉
GPIO0_FUN	12:8	R/W	gpio0 功能选择位	00000: POR(O) 00001: Wake-Up Timer :1 when WUT has expired (O) 00010: TX clock output (O) 00011: Direct Mode TX data input (I) 00100: RX clock output (O) 00101: RX data(O) 00110: TX state(O) 00111: RX state(O) 01000: TX FIFO almost empty(O) 01001: RX FIFO almost full(O) 01010: SFD detected(O) 01011: CD(O) 01100: Valid preamble detected(O) 01101: Invalid SFD detected(O) 01110: Invalid preamble detected(O)	

				01111: chip clock output, configed by clkcfg (O) 10000: External Interrupt, falling edge(I) 10001: External Interrupt, rising edge(I) 10010: External Interrupt, state change (I) 10011: Analog Output (O) 10100; TX data(O) <10101~10111>: VSS <11000~11011>: VDD 11100~11110: reserved(O) 11111: reserved(I)	
GPIO1_DS	7	R/W	gpio1 驱动能力选择位	大电流驱动模式	正常模式
GPIO1_IE	6	R/W	gpio1 输入使能	使能	不使能
GPIO1_PE	5	R/W	gpio1 上拉使能	上拉	不上拉
GPIO1_FUN	4:0	R/W	gpio1 功能选择位	00000: POR(O) 00001: Wake-Up Timer :1 when WUT has expired (O) 00010: TX clock output (O) 00011: Direct Mode TX data input (I) 00100: RX clock output (O) 00101: RX data(O) 00110: TX state(O) 00111: RX state(O) 01000: TX FIFO almost empty(O) 01001: RX FIFO almost full(O) 01010: SFD detected(O) 01011: CD(O) 01100: Valid preamble detected(O) 01101: Invalid SFD detected(O) 01110: Invalid preamble detected(O) 01111: chip clock output, configed by clkcfg (O) 10000: External Interrupt, falling edge(I) 10001: External Interrupt, rising edge(I) 10010: External Interrupt, state change (I) 10011: Analog Output (O) 10100; TX data(O) <10101~10111>: VSS <11000~11011>: VDD 11100~11110: reserved(O) 11111: reserved(I)	

表 17-31 GPIOCFG0 寄存器说明

寄存器名称	GPIOCFG1				
地址	0x1E				
复位值	0xCFDF				
位名称	位	读写	位说明	1	0
GPIO2_DS	15	R/W	gpio2 驱动能力选择位	大电流驱动模式	正常模式
GPIO2_IE	14	R/W	gpio2 输入使能	使能	不使能
GPIO2_PE	13	R/W	gpio2 上拉使能	上拉	不上拉
GPIO2_FUN	12:8	R/W	gpio2 功能选择位	00000: POR(O) 00001: Wake-Up Timer :1 when WUT has expired (O) 00010: TX clock output (O) 00011: Direct Mode TX data input (I) 00100: RX clock output (O) 00101: RX data(O) 00110: TX state(O) 00111: RX state(O) 01000: TX FIFO almost empty(O) 01001: RX FIFO almost full(O) 01010: SFD detected(O) 01011: CD(O) 01100: Valid preamble detected(O) 01101: Invalid SFD detected(O) 01110: Invalid preamble detected(O) 01111: chip clock output, configed by clkcfg (O) 10000: External Interrupt, falling edge(I) 10001: External Interrupt, rising edge(I) 10010: External Interrupt, state change (I) 10011: Analog Output (O) 10100: TX data(O) <10101~10111>: VSS <11000~11011>: VDD 11100~11110: reserved(O) 11111: reserved(I)	
GPIO3_DS	7	R/W	gpio3 驱动能力选择位	大电流驱动模式	正常模式
GPIO3_IE	6	R/W	gpio3 输入使能	使能	不使能
GPIO3_PE	5	R/W	gpio3 上拉使能	上拉	不上拉
GPIO3_FUN	4:0	R/W	gpio3 功能选择位	00000: POR(O) 00001: Wake-Up Timer :1 when WUT has expired (O) 00010: TX clock output (O) 00011: Direct Mode TX data input (I) 00100: RX clock output (O) 00101: RX data(O) 00110: TX state(O)	

				00111: RX state(O) 01000: TX FIFO almost empty(O) 01001: RX FIFO almost full(O) 01010: SFD detected(O) 01011: CD(O) 01100: Valid preamble detected(O) 01101: Invalid SFD detected(O) 01110: Invalid preamble detected(O) 01111: chip clock output, configed by clkcfg (O) 10000: External Interrupt, falling edge(I) 10001: External Interrupt, rising edge(I) 10010: External Interrupt, state change (I) 10011: Analog Output (O) 10100: TX data(O) <10101~10111>: VSS <11000~11011>: VDD 11100~11110: reserved(O) 11111: reserved(I)
--	--	--	--	--

表 17-32 GPIOCFG1 寄存器说明

寄存器名称		WDTCFG0			
地址		0x1F			
复位值		0x0010			
位名称	位	读写	位说明	1	0
WDT_WTM	15:0	R/W	Wake-up Timer wtm value	-	

表 17-33 WDTCFG0 寄存器说明

寄存器名称		WDTCFG1			
地址		0x20			
复位值		0x0081			
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	
WDT_EN	7	R/W	WDT 使能信号	使能	不使能
-	6:4	-	-	-	
WDT_WTR	3:0	R/W	Wake-up Timer wtr value	-	

表 17-34 WDTCFG1 寄存器说明

寄存器名称		WDTWDV			
地址		0x21			
复位值		-			
位名称	位	读写	位说明	1	0
WDT_WDV	15:0	R	Wake-up Timer 当前计数值	-	-

表 17-35 WDTWDV 寄存器说明

寄存器名称		AGCGAIN			
地址		0x22			
复位值		-			
位名称	位	读写	位说明	1	0
LAGC_GAIN	15:8	R	AGC 增益档	-	-
-	7:0	-	-	-	-

表 17-36 AGCGAIN 寄存器说明

寄存器名称		RSSI			
地址		0x23			
复位值		-			
位名称	位	读写	位说明	1	0
RSSI2	15:8	R	实时 RSSI 值	二进制补码表示	
RSSI1	7:0	R	上一个有效数据包的 RSSI 值	二进制补码表示	

表 17-37 RSSI 寄存器说明

寄存器名称		PREACFG			
地址		0x24			
复位值		0x0208			
位名称	位	读写	位说明	1	0
-	15:11	-	-	-	
INV_PRENUM	10:8	R/W	检测无效前导长度 设置寄存器	检测长度为 INV_PRENUM * 8 bits (最终检测无效前导长度为 INV_PRENUM * 8 + PRENUM * 4 bits)	
PRENUM	7:0	R/W	检测有效前导长度 设置寄存器	检测长度为 PRENUM * 4 bits 其中 1bits 长度代表 1 个数据速率符 号长度。	

表 17-38 PREACFG 寄存器说明

寄存器名称		MODEMCTRL			
地址		0x25			
复位值		0x1201			
位名称	位	读写	位说明	1	0
-	15	-	-	-	
CFG_XTCS	14	R/W	外部晶振选择	20MHz 晶振	26MHz 晶振
BT_MODE	13	R/W	BT 参数设置	1	0.5
GFSK_MODE	12	R/W	GFSK 模式使能信号	使能	不使能
LP_TIMER	11:8	R/W	低功耗接收模式 时间配置	T= LP_TIMER * 16Tsymb	
-	7:3	R/W	-	-	
LP_ENABLE	2	R/W	低功耗接收模式 使能信号	使能	不使能
HOP_SEL	1	R/W	跳频有效信号 选择配置位	有效能量	有效前导
AFC_EN	0	R/W	AFC 功能使能信号	使能	不使能

表 17-39 MODEMCTRL 寄存器说明

寄存器名称		IFSET			
地址		0x26			
复位值		0x2CCD			
位名称	位	读写	位说明	1	0
MIXFW	15:0	R/W	中频设置寄存器	按《AN1045_应用笔记_HW3000 应用注意事项》寄存器配置章节推荐值进行配置	

表 17-40 IFSET 寄存器说明

寄存器名称		CDTH			
地址		0x27			
复位值		0x8281			
位名称	位	读写	位说明	1	0
CD_TH1	15:8	R/W	载波检测阈值	具体详见 10.2 和 16.5 章节相关说明	
CD_TH2	7:0	R/W	载波检测阈值		

表 17-41 CDTH 寄存器说明

寄存器名称		CHCFG0			
地址		0x28			
复位值		0x0000			
位名称	位	读写	位说明	1	0
CHANNEL1	15:8	R/W	主信道号	-	-
CHANNEL2	7:0	R/W	从信道号 1	-	-

表 17-42 CHCFG0 寄存器说明

寄存器名称		CHCFG1			
地址		0x29			
复位值		0x0000			
位名称	位	读写	位说明	1	0
CHANNEL3	15:8	R/W	从信道号 2	-	-
CHANNEL4	7:0	R/W	从信道号 3	-	-

表 17-43 CHCFG1 寄存器说明

寄存器名称		CHCFG2			
地址		0x2A			
复位值		0x0000			
位名称	位	读写	位说明	1	0
CHANNEL5	15:8	R/W	从信道号 4	-	-
CHANNEL6	7:0	R/W	从信道号 5	-	-

表 17-44 CHCFG2 寄存器说明

寄存器名称		CHCFG3			
地址		0x2B			
复位值		0x0000			
位名称	位	读写	位说明	1	0
CHANNEL7	15:8	R/W	从信道号 6	-	-
CHANNEL8	7:0	R/W	从信道号 7	-	-

表 17-45 CHCFG3 寄存器说明

寄存器名称		DEVIATION			
地址		0x2C			
复位值		0x003F			
位名称	位	读写	位说明	1	0
-	15:10	R/W	-	-	-
DEVIATION	9:0	R/W	调制频偏设置	具体详见 7.2.2 章节	

表 17-46 DEVIATION 寄存器说明

寄存器名称		HOPCFG				
地址		0x2D				
复位值		0x1566				
位名称	位	读写	位说明	1	0	
SFD_TIMER	15:8	R/W	跳频检测 SFD 时间控制 (发现有效 preamble 后, 若在设定时间内无有效 SFD, 将自动跳至下一个频点。)	T= SFD_TIMER * 32Tsymb		
HOP_TIMER	7:4	R/W	跳频时间控制	T= HOP_TIMER * 16Tsymb		
HOP_NUM	3:1	R/W	扫描的信道数目	信道数=HOP_NUM+1		
HOP_ENABLE	0	R/W	跳频接收功能使能信号	使能	不使能	

表 17-47 HOPCFG 寄存器说明

寄存器名称		FILTERBAND				
地址		0x2E				
复位值		0x004A				
位名称	位	读写	位说明	1	0	
-	15:7	-	-	-		
FILTER2_BAND	6:0	R/W	接收滤波器带宽设置	具体详见 11.2.4 章节		

表 17-48 FILTERBAND 寄存器说明

寄存器名称		FREQCFG0				
地址		0x2F				
复位值		0x325C				
位名称	位	读写	位说明	1	0	
-	15	-	-	-		
CH_SPACE	14:13	R/W	信道间隔设置	00:100kHz 01: 200kHz 10: 400kHz 11: 800kHz		
RF_FREQ_BASE	12:0	R/W	起始频点设置/ 直接频点设置模式下, 整数部分值	-		

表 17-49 FREQCFG0 寄存器说明

寄存器名称		FREQCFG1				
地址	0x30					
复位值	0x0000					
位名称	位	读写	位说明	1	0	
RF_PLL_DIRECT	15	R/W	直接设频点模式使能	使能需先设置 RF_FREQ_FRACTION 再设置 RF_FREQ_BASE。	不使能	
-	14:5	-	-	-	-	
RF_FREQ_FRACTION[20:16]	4:0	R/W	直接设频点模式频点小数部分 bit20~bit16	具体详见 11.1.2 章节		

表 17-50 FREQCFG1 寄存器说明

寄存器名称		FREQCFG2				
地址	0x31					
复位值	0x0000					
位名称	位	读写	位说明	1	0	
RF_FREQ_FRACTION[15:0]	15:0	R/W	直接设频点模式频点小数部分 bit15~bit0	具体详见 11.1.2 章节		

表 17-51 FREQCFG2 寄存器说明

寄存器名称		SYMRATE0				
地址	0x32					
复位值	0x0051					
位名称	位	读写	位说明	1	0	
-	15:10	-	-	-	-	
SYMBOL_RATE[17:8]	9:0	R/W	数据速率设置寄存器	具体详见 11.2.1 章节		

表 17-52 SYMRATE0 寄存器说明

寄存器名称		SYMRATE1				
地址	0x33					
复位值	0x00EC					
位名称	位	读写	位说明	1	0	
-	15:8	-	-	-	-	
SYMBOL_RATE[7:0]	7:0	R/W	数据速率设置寄存器	具体详见 11.2.1 章节		

表 17-53 SYMRATE1 寄存器说明

寄存器名称	RFCFG				
地址	0x35				
复位值	0x3332				
位名称	位	读写	位说明	1	0
-	15	-	-	-	
PLL_TRXLB_SEL	14:13	R/W	VCO 输出频率分频数控制	详见《AN1045_应用笔记_HW3000 应用注意事项》3.3 章节相关说明	
VCO_HB_SEL	12	R/W	高低频 VCO 选择控制位	High freq VCO	Low freq VCO
-	11	-	-	-	
PLL_LPFR	10:8	R/W	PLL 环路带宽控制位	000: BW50K 001: BW75K 011: BW100K 111: BW150K	
PLL_CPI	7:4	R/W	电荷泵电流控制位	0001: 12.5uA 0010: 25uA 0100: 50uA 1000: 100uA 0011: 37.5uA	
TRXBUF_CUR	3	R/W	TX/RX BUFFER 电流控制位	大电流模式	正常模式
TRXBUF_LOAD	2	R/W	TX/RX BUFFER 负载驱动能力控制位	low load	high load
PLL_TRXBUFI	1:0	R/W	TX/RX 分频器中 BUFFER 的电流设置	00: 6uA 01: 8uA 10: 10uA (默认) 11: 12uA	

表 17-54 RFCFG 寄存器说明

寄存器名称	CHIPSTA1				
地址	0x36				
复位值	-				
位名称	位	读写	位说明	1	0
CHIPSTA1	15:0	R/W	芯片状态指示寄存器	SLEEP: 0x0777 IDLE: 0x0077 TX: 0x008A (使能发送 150us 后) RX: 0x000D (使能接收 150us 后) Others: 异常状态	

表 17-55 CHIPSTA1 寄存器说明

寄存器名称	XOSCCAL				
地址	0x37				
复位值	0x0080				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	
XOSC_CAL	7:0	R/W	晶振校准寄存器	0xFF: min freq 0x00: max freq	

表 17-56 XOSC 寄存器说明

寄存器名称	RCCFG0				
地址	0x38				
复位值	0x18C3				
位名称	位	读写	位说明	1	0
RCCODE_SEL	15	R/W	RC 模块校准配置值 选择位	软件设置	自动校准
-	14	-	-	-	
WDT_IBIAS	13:12	R/W	32KHz 振荡器电流控制	0x11: max 0x00: min	
WDT_CAL	11:0	R/W	RC 软件校准配置值	0xFFF: max freq 0x000: min freq	

表 17-57 RCCFG0 寄存器说明

寄存器名称		RCSTA			
地址	0x39				
复位值	-				
位名称	位	读写	位说明	1	0
CAL_DONE	15	R	校准完成标志位	校准完成后置'1'。 连续校准模式下每间隔约 30s 开始下一次校准前自动清'0'； 非连续校准模式下，使能 RCCAL_EN 自动清'0'	
-	14:12	-	-	-	
RCCODE	11:0	R	自动校准 RC 频率控制字	-	

表 17-58 RCSTA 寄存器说明

寄存器名称		RCCFG1			
地址	0x3A				
复位值	0x002A				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	
RCCAL_STEN	7	R/W	连续校准模式使能位 (每约 30s 进行一次校准)	使能	不使能
RCST_DLY	6:4	R/W	RC 在新的配置值下 再次校准需要等待的时间	3'b000: 0 个 rcclk 周期; 3'b111: 7 个 rcclk 周期;	
RCCAL_ACC	3:1	R/W	频率控制字有效位选择	3'b000: 忽略控制字的低 5 位; 3'b001: 忽略控制字的低 4 位; 3'b010: 忽略控制字的低 3 位; 3'b011: 忽略控制字的低 2 位; 3'b100: 忽略控制字的低 1 位; 3'b101: 使用完整的控制字; 其他: 保留;	
RCCAL_EN	0	W	RC 校准使能位	使能	无效操作

表 17-59 RCCFG1 寄存器说明

寄存器名称		HOPSPACE0				
地址		0x3C				
复位值		0x0000				
位名称	位	读写	位说明	1	0	
-	-	-	-	-		
HOP_SPACE[19:16]	3:0	R/W	跳频频点间隔设置寄存器 0 (RF_PLL_DIRECT = '1'时有效)	HOP_SPACE[19:0]=round((fh* k _{freq} /fosc)*2 ²⁰), 其中 fh 为需要的扫描频率间隔, k _{freq} 取值详见数据手册 11.1.3 介绍, fosc 为晶振频率, 默认设置 fh 为 200kHz, fosc 为 26MHz		

表 17-60 HOPSPACE0 寄存器说明

寄存器名称		HOPSPACE1				
地址		0x3D				
复位值		0x7E08				
位名称	位	读写	位说明	1	0	
HOP_SPACE[15:0]	15:0	R/W	跳频扫频间隔设置寄存器 1 (RF_PLL_DIRECT = '1'时有效)	HOP_SPACE[19:0]=round((fh* k _{freq} /fosc)*2 ²⁰), 其中 fh 为需要的扫描频率间隔, k _{freq} 取值详见数据手册 11.1.3 介绍, fosc 为晶振频率, 默认设置 fh 为 200kHz, fosc 为 26MHz		

表 17-61 HOPSPACE1 寄存器说明

寄存器名称		RSSICFG				
地址		0x3E				
复位值		0x021D				
位名称	位	读写	位说明	1	0	
-	15:11	-	-	-		
RSSI2_LEN	10:8	R/W	RSSI 的计算长度	000: 128us 001: 256us 010: 512us 011/100: reserved Others: 4096us		
RSSI2_OFFSET	7:0	R/W	RSSI 的偏差补偿	-		

表 17-62 RSSICFG 寄存器说明

寄存器名称		HOPCH				
地址		0x3F				
复位值		-				
位名称	位	读写	位说明	1	0	
HOP_CH	15:8	R	跳频所在当前 channel (寄存器指示跳频所在当前 channel 寄存器的设定值, 接收完成后返回主信道)	-		
LOCK_CH	7:0	R	跳频锁定的 channel (寄存器指示跳频锁定 channel 寄存器的设定值)	可在检测到有效前导之后读取		

表 17-63 HOPCH 寄存器说明

寄存器名称		PACFG				
地址		0x40				
复位值		0x003F				
位名称	位	读写	位说明	1	0	
PA_VB2	15:12	R/W	输出功率设置寄存器 2	-		
PA_VB1	11:8	R/W	输出功率设置寄存器 1	-		
-	7:6	-	-	-		
PA_SET	5:0	R/W	PA ramp 档位设置	设置值支持 0x01~0x3F		

表 17-64 PACFG 寄存器说明

寄存器名称		ACKCFG				
地址		0x45				
复位值		0x30FF				
位名称	位	读写	位说明	1	0	
RE_TX_TIMES	15:12	R/W	最大重传次数 (只针对增强型帧结构)	设置值只支持 0x1~0xE		
AUTO_RXACK_TIME	11:0	R/W	接收 ACK 等待时间 (只针对增强型帧结构)	T=AUTO_RXACK_TIME*T _{symb} 建议设置值为： (PREAMBLE (bytes) +SFD (bytes)) *8 + 25		

表 17-65 ACKCFG 寄存器说明

寄存器名称		FIFOPTR			
地址		0x4D			
复位值		0x0000			
位名称	位	读写	位说明	1	0
FIFO0_WR_PTR	15:8	R	FIFO 写指针	-	-
FIFO0_RD_PTR	7:0	R	FIFO 读指针	-	-

表 17-66 FIFOPTR 寄存器说明

寄存器名称		LEN0RXADD			
地址		0x4E			
复位值		0x0003			
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
LEN0_PKLENADD	7:0	R/W	直接 FIFO 帧结构 芯片额外接收的 byte 数 (LEN0_RXMODE='0'芯片自动 识别帧长接收模式下有效)	8'h0:不额外接收 8'h1:1 个 byte 8'h2:2 个 bytes ...	

表 17-67 LEN0RXADD 寄存器说明

寄存器名称		INVSFDTIME			
地址		0x4F			
复位值		0x0020			
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
INVSFD_TIME	7:0	R/W	发现有效前导后若在 INVSFD_TIME 设定长 度内未检测到有效 SFD, 无效 SFD 中断 标志 INVSFDDET_INT 将置'1'。	设定长度为 INVSFD_TIME * 8 bits, 其中 1bits 长度代表 1 个数据速率符 号长度。 可依据通讯使用的前导、SFD 长度与 接收设置的前导检测时间综合考虑。 (该寄存器适用于软件跳频等应用)	

表 17-68 INVSFDTIME 寄存器说明

寄存器名称		SFTRST0			
地址		0x60			
复位值		-			
位名称	位	读写	位说明	1	0
SFTRST0	15:0	R/W	软件复位方式 0 (不可复位寄存器)	16'h55AA: 软件复位 Others: 无效操作	

表 17-69 SFTRST0 寄存器说明

寄存器名称		SFTRST1			
地址		0x61			
复位值		-			
位名称	位	读写	位说明	1	0
SFTRST1	15:0	R/W	软件复位方式 1 (全芯片复位)	16'h55AA: 软件复位 Others: 无效操作	

表 17-70 SFTRST1 寄存器说明

寄存器名称		REGCHECK			
地址		0x6F			
复位值		0x0000			
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	
REGCHECK	7:0	R	校验寄存器	校验范围为寄存器写入值与 FIFO 写入值，芯片以 byte 为单位对写入值进行异或处理，寄存器先校验高 byte，后校验低 byte。 软件复位后 REGCHECK 寄存器清'0'。	


表 17-71 REGCHECK 寄存器说明

寄存器名称		FIFODATA			
地址		0x70			
复位值		-			
位名称	位	读写	位说明	1	0
-	15:8			-	
FIFODATA	7:0	R/W	FIFO 访问寄存器	FIFO 读写操作详见 10.3.3 章节	

表 17-72 FIFODATA 寄存器说明

第 18 章 封装尺寸图

18.1 封装尺寸图



	SYMBOL	MIN	NOM	MAX
TOTAL THICKNESS	A	0.7	0.75	0.8
STAND OFF	A1	0	0.02	0.05
MOLD THICKNESS	A2	---	0.55	---
L/F THICKNESS	A3	0.203 REF		
LEAD WIDTH	b	0.15	0.2	0.25
BODY SIZE	X	D		
	Y	E		
LEAD PITCH	e	0.4 BSC		
EP SIZE	X	D1	5.1	5.2
	Y	E1	5.1	5.2
LEAD LENGTH	L	0.4	0.5	0.6
LEAD TIP TO EXPOSED PAD EDGE	K	0.4 REF		
PACKAGE EDGE TOLERANCE	aaa	0.1		
MOLD FLATNESS	ccc	0.1		
COPLANARITY	eee	0.08		
LEAD OFFSET	bbb	0.1		
EXPOSED PAD OFFSET	fff	0.1		

图 18-1 QFN56 封装尺寸图

第 19 章 典型应用原理图

19.1 典型应用原理图

由于 HW3182 支持多个频率，不同频率的 RF 外围元件参数并不相同，下面给出的是典型应用原理图。




图 19-1 典型应用原理图

各频段匹配元器件参数详见下表所示。

标号 频率	L1,L2	C2,C4	C3	L5	C8	L3	L4	C9	C11	L6
315MHz	22nH	12pF	22pF	33nH	6.8pF	33nH	47nH	4.7pF	10pF	120nH
433MHz	18nH	6.8pF	12pF	15nH	6.8pF	22nH	47nH	3.3pF	6.8pF	47nH
779MHz	5.6nH	6.8pF	12pF	3.9nH	6.8pF	10nH	22nH	3.9pF	3.9pF	33nH
868MHz	4.7nH	6.8pF	12pF	4.7nH	6.8pF	5.6nH	12nH	2.7pF	5.6pF	22nH
915MHz	3.9nH	6.8pF	12pF	3.9nH	5.6pF	6.8nH	10nH	3.9pF	5.6pF	18nH

19.2 设计应用注意事项

(1) 芯片中央的 EP 脚必须接地。

(2) 芯片内部 RF 收发器的电源是 VDD_RF (7 脚) 和 VDD_DIG (17 脚), MCU 的电源是 VDD (34 脚), 它们在内部是不连的, 所以都需要连接到 VCC_3V3 外部电源上。另外, 虽然 MCU 电源支持 5V, 然而 RF 收发器电源只支持 3.6V, 而且 MCU 和 RF 的数字接口内部连接, 因此, 整个 SoC 芯片的统一连接的外部电源电压最高为 3.6V。

(3) RF 收发器的 POWER DOWN 模式使能输入引脚 PDN, 可以连接 MCU 的一个通用 IO 口来控制(上图连接的是 PB17), 如果 IO 口不够用, 也可以直接接地(注意, 接地后无法进入 POWER DOWN 模式)。由上图可知, 焊接 R4, 断开 R5 时, 可以用 PA7 脚来控制 PDN。如果焊接 R5, 断开 R4, 则 RF 收发器无法进入 POWER DOWN 模式。

第 20 章 电气特性

20.1 MCU电气特性

20.1.1 MCU最大标称值

参数	符号	条件	标称值	单位
电源电压	VDD	VSS=0V	-0.3 ~ 7.0	V
管脚输入电压	V _{IN}	VSS=0V	-0.3 ~ VDD + 0.3	V
管脚输出电压	V _{OUT}	VSS=0V	-0.3 ~ VDD + 0.3	V
VDD 管脚最大输入电流	I _{MAXVDD}	VDD=5.0V, 25°C	100	mA
VSS 管脚最大输出电流	I _{MAXVSS}	VDD=5.0V, 25°C	120	mA
芯片存储温度	T _{STG}	—	-55 ~ 150	°C
芯片最高结温	T _{JUNC}	—	125	°C
芯片湿度敏感等级	MSL	IPC/JEDEC J-STD-020	3	等级

注 1: 上述最大标称值参数为 MCU 工作条件的极限参数范围, 超出该范围, 可能会导致 MCU 永久性物理损坏; 此参数为极限参数, 不是芯片的工作电压范围。

注 2: MCU 需在正常工作条件下, 才能保证持续稳定运行, 对 MCU 的正常工作条件, 参见下面的表格所述。

20.1.2 MCU工作条件

参数	符号	工作条件	最小值	最大值	单位
工作温度	T _{OPR}	—	-40	85	°C
芯片结温	T _{JUNC}	—	-40	105	°C
工作电压 ^{注1}	VDD	—	2.5	5.5	V
AHB 总线频率	F _{HCLK}	—	—	33	MHz
APB 总线频率	F _{PCLK}	—	—	33	MHz

注 1: 虽然 MCU 的工作电压支持 2.5~5.5V, 但由于和 RF 收发器在芯片内部连接, 所以允许使用的电压范围是 2.5~3.6V。


20.1.3 MCU功能模块工作电压范围

参数	符号	工作条件	VDD 电压	备注
VR30 工作电压	V _{VR30}	-40 ~ 85°C VR30 负载电 流等于 1mA	3.2~5.5V	当 VDD 电压小于 3.2V 时, VR30 输出跟随 VDD
ADC 工作电压	V _{ADC}	-40 ~ 85°C	2.5~5.5V	当 ADC 采用内部 3.0V LDO VR30 供电时, VDD 操作电压范

				围为 2.7~5.5V
--	--	--	--	-------------


20.1.4 MCU功耗参数

◆ MCU 功耗参数测量方法



MCU 的功耗测量连接示意图

◆ MCU 的 IO 端口参数测量方法



MCU 的 IO 端口输出特性参数测量连接示意图

参数	符号	最小值	典型值	最大值	单位	工作条件
MCU 供电电压	VDD	2.5	—	5.5	V	-40℃ ~ 85℃
MCU 静态电流	I _{DD}	—	350	500	μA	25℃, 上电复位, VDD = 5V, 所有的 I/O 端口输入低电平, MRSTN=0, LOSC0=0, LOSC1 悬空。
深度睡眠模式下 MCU 电流	I _{PD1}	—	12	16	μA	25℃, VDD = 5V, BOR 不使能, WDT 不使能, RTC 使能, ADC buffer 被 bypass, 所有 I/O 端口输出固定电平, 无负载。
			10	14	μA	25℃, VDD = 5V, BOR 不使能, WDT 不使能, RTC 不使能, ADC buffer 被 bypass, 所有 I/O 端口输出固定电平, 无负载。
浅睡眠模式下	I _{PD2}	—	0.8	1	mA	25℃, VDD = 5V, BOR

参数	符号	最小值	典型值	最大值	单位	工作条件
MCU 电流						不使能, WDT 不使能, RTC 使能, ADC buffer 被 bypass, 所有 I/O 端口输出固定电平, 无负载; 系统主时钟为内部 16MHz RC 时钟。
	I_{PD3}	—	1.2	1.5	mA	25°C, VDD = 5V, BOR 不使能, WDT 不使能, RTC 使能, ADC buffer 被 bypass, 所有 I/O 端口输出固定电平, 无负载; 系统主时钟为外部 20MHz HS 时钟。
正常运行模式 MCU 电流	I_{OP1}	—	3.1	4	mA	25°C, VDD = 5V, BOR 使能, WDT 使能, 外设模块均工作, 所有 I/O 端口输出固定电平, 无负载, 7816 通讯时钟管脚, 作为普通 I/O, 无时钟输出; 系统主时钟为内部 16MHz RC 时钟。
	I_{OP2}	—	3.5	4.5	mA	25°C, VDD = 5V, BOR 使能, WDT 使能, 外设模块均工作, 所有 I/O 端口输出固定电平, 无负载, 7816 通讯时钟管脚, 作为普通 I/O, 无时钟输出, ADC 使用内部 VREFP 作为参考电压; 系统主时钟为外部 20MHz HS 时钟。

注: 在应用时, 需软件设置寄存器位 ADC_BUF_EN[1:0]=00, 否则可能会导致 ADC 模块工作异常, 功耗偏大。

20.1.5 MCU功能模块功耗特性参数表

参数	符号	最小值	典型值	最大值	单位	工作条件
BOR 模块电流	I_{BOR}	—	1	—	μA	25°C, VDD = 5V
LVD 模块电流	I_{LVD}	—	1	—	μA	25°C, VDD = 5V
VR30 模块电流	I_{VR30}	—	3	—	μA	25°C, VDD = 5V
VR36 模块电流	I_{VR36}	—	3	—	μA	25°C, VDD = 5V
WDT 模块电流	I_{WDT}	—	1	—	μA	25°C, VDD = 5V

参数	符号	最小值	典型值	最大值	单位	工作条件
ADC 模块电流	I_{ADC}	—	500	—	μA	25°C, VDD = 5V
RTC 模块电流	I_{RTC}	—	1.5	—	μA	25°C, VDD = 5V
FLASH 编程电流	I_{PROG}	—	—	4	mA	-40~85°C, VDD = 5V
FLASH 擦除电流	I_{ERAS}	—	—	4	mA	

20.1.6 MCU输入输出端口特性

◆ 输入端口特性

芯片工作温度范围: -40°C ~ 85°C						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口输入高电平 (见备注)	V_{IH1}	0.8VDD	—	VDD	V	2.5V ≤ VDD ≤ 5.5V
	V_{IH2}	0.5VDD	—	VDD	V	
I/O 端口输入低电平 (见备注)	V_{IL1}	VSS	—	0.2VDD	V	
	V_{IL2}	VSS	—	0.1VDD	V	
主复位信号, 输入高电平	V_{IH}	0.8VDD	—	VDD	V	
主复位信号, 输入低电平	V_{IL}	VSS	—	0.2VDD	V	
IO 端口施密特迟滞窗口 (见备注)	V_{HYST1}	—	1.4	—	V	VDD = 5.0V
	V_{HYST2}	—	1.0	—	V	
I/O 端口输入漏电流	I_{IL}	—	—	1	μA	VDD = 5.0V (端口高阻状态)
IO 端口弱上拉电阻	R_{WPU}	35	50	65	k Ω	VDD = 5.0V Vpin = VSS
IO 端口弱下拉电阻	R_{WPD}	25	35	45	k Ω	VDD = 5.0V Vpin = VDD

注 1: V_{IH2} , V_{IL2} , V_{HYST2} 适用于 PB23~PB16, 且 GPIO_PBSMITSEL[7:0]=8'b1111_1111 时的情况;

注 2: V_{IH1} , V_{IL1} , V_{HYST1} 适用于 PB23~PB16, 且 GPIO_PBSMITSEL[7:0]=8'b0000_0000 时的情况, 以及其它不支持施密特迟滞窗口可选的 IO 端口;

◆ 输出端口特性

芯片工作温度范围: -40°C ~ 85°C						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口输出高电平	I_{OH}	-5.0	—	—	mA	VDD = 5.0V $V_{OH} = 4.6V$
I/O 端口 (普通驱动) 输出低电平	I_{OL1}	10	—	—	mA	VDD = 5.0V $V_{OL} = 0.4V$
I/O 端口 (大电流驱动) 输出低电平	I_{OL2}	30	—	—		

20.1.7 MCU系统时钟规格

参数	符号	最小值	典型值	最大值	单位	测试条件
系统时钟频率	F_{OSC}	—	—	33M	Hz	2.5V ≤ VDD ≤ 5.5V
系统时钟周期	T_{OSC}	30.3	—	—	ns	
机器周期	T_{inst}	60.6	—	—	ns	
外部时钟高电平和低电平时间	T_{OSL}, T_{OSH}	25	—	—	ns	
外部时钟边沿上升和下降时间	T_{OSR}, T_{OSF}	—	—	10	ns	

20.1.8 MCU上电和下电工作条件

参数	符号	最小值	典型值	最大值	单位	测试条件
上电复位	V_{POR}	1.8	—	1.9	V	-40°C ~ 85°C 2.5V ≤ VDD ≤ 5.5V
VDD 上电初始电压	V_{start}	0	—	0.2	V	
VDD 上升速率	t_{VDD}	800	—	—	us/V	
VDD 下降速率		20	—	—	us/V	

20.1.9 MCU的ESD特性

◆ ESD 特性参数表

参数	符号	等级	最大值	单位	测试条件
ESD 电压 (人体模型)	V_{ESDHBM}	3A	4000	V	25°C, MIL-STD-883H
ESD 电压 (机器模型)	V_{ESDMM}	3	400	V	25°C, JESD22-A115
Latchup 电流	I_{LAT}	I	±350	mA	25°C, JESD78

注：上述 ESD 特性参数值是基于理论设计值和被测样品的测试值，不是批量产品测试值，仅供芯片应用时参考。

20.1.10 ADC模块特性

参数名称	符号	最小值	典型值	最大值	单位	测试条件
分辨率	RES	—	—	12	bit	—
参考电压范围	V_{ADVREF}	2.0	—	VDD	V	
模拟电压输入范围	V_{IN}	VSS	—	V_{ADVREF}	V	
输入电容	C_{IN}	30	40	50	pF	
模拟通道推荐输入电阻	R_{IN}	—	—	10k	Ω	
AD 转换时钟周期	T_{AD}	1.5	8	256	μs	
AD 转换时间 (不包括采样时间)	T_{CONV}	—	13	—	T_{AD}	
差分线性度	DNL	—	±1	±2	LSB	-40°C ~ 85°C
失调误差	V_{OFFSET}	—	2	4	LSB	

◆ ADC 转换时钟源选择

A/D 时钟源选择	工作频率			
	16M	8M	4M	1M
Fosc	不推荐使用	不推荐使用	不推荐使用	不推荐使用
Fosc/2	不推荐使用	不推荐使用	不推荐使用	T _{ADCLK} = 2us
Fosc/4	不推荐使用	不推荐使用	不推荐使用	T _{ADCLK} = 4us
Fosc/8	不推荐使用	不推荐使用	T _{ADCLK} = 2us	T _{ADCLK} = 8us
Fosc/16	不推荐使用	T _{ADCLK} = 2us	T _{ADCLK} = 4us	T _{ADCLK} = 16us
Fosc/32	T _{ADCLK} = 2us	T _{ADCLK} = 4us	T _{ADCLK} = 8us	T _{ADCLK} = 32us
Fosc/64	T _{ADCLK} = 4us	T _{ADCLK} = 8us	T _{ADCLK} = 16us	T _{ADCLK} = 64us
Fosc/256	T _{ADCLK} = 16us	T _{ADCLK} = 32us	T _{ADCLK} = 64us	T _{ADCLK} = 256us

◆ ADC 内部参考电压特性

参数	符号	最小值	典型值	最大值	单位	测试条件
ADC 内部参考电压 VREF	V _{REF}	2.027	2.048	2.069	V	25°C, VDD=5V
		1.987	—	2.110	V	-40°C~85°C, VDD=2.5~5.5V

20.1.11 MCU内部时钟源特性

参数	符号	最小值	典型值	最大值	单位	测试条件
HRC 时钟频率	F _{HRC}	15.84	16	16.16	MHz	25°C, VDD=2.5V~5.5V
		15.52	16	16.48	MHz	-40°C~85°C, VDD=2.5V~5.5V
HRC 起振时间	T _{HRC}	—	30	—	us	见备注
LRC 时钟频率	F _{LRC}	28.8	32	35.2	KHz	25°C, VDD=2.5V~5.5V
		12.8	32	51.2	KHz	-40°C~85°C, VDD=2.5V~5.5V
LRC 起振时间	T _{LRC}	—	800	—	us	见备注

◆ PLL 锁相环特性

参数		符号	最小值	典型值	最大值	单位	测试条件
时钟源选择为 32KHz	PLL 输入时钟频率	F _{PLL1}	25	32	38	KHz	-40~85°C
	PLL 倍频输出时钟频率	F _{PLLO1}	25.6	32.768	38.912	MHz	
	PLL 锁频时间	T _{LOCK1}	—	1	10	ms	
时钟源选择为 4MHz	PLL 输入时钟频率	F _{PLL2}	3.2	4	4.8	MHz	-40~85°C
	PLL 倍频输出时钟频率	F _{PLLO2}	25.6	32	38.4	MHz	
	PLL 锁频时间	T _{LOCK2}	—	1	10	ms	

注 1: PLL 的锁频时间 T_{LOCK1} 和 T_{LOCK2} 均为设计规格, 未经过实际芯片测试; 设计条件为 $-40\sim 85^{\circ}\text{C}$ 。

注 2: PLL_RDY/PLL_LOCK 作为 PLL 的锁频标志信号, 仅供应用参考, 在高可靠应用中, 为防止 PLL 锁频标志信号失效而无法退出等待状态, 需要在等待 PLL 锁频标志信号的同时设定等待溢出时间, 建议设置等待溢出时间为 10ms, 在等待溢出时间到达时, 如仍未检测到 PLL 锁频标志信号置起, 则退出等待状态, 此时 PLL 已实际锁频稳定。

20.1.12 BOR 模块特性

BORV[1:0]	最小值	典型值	最大值	单位	测试条件
00	1.6	1.8	2.0	V	-40~85°C
01	2.0	2.2	2.4	V	
10	2.7	3.0	3.3	V	
11	3.3	3.6	3.9	V	

20.1.13 LVD 模块特性

LVDVS[3:0]	最小值	典型值	最大值	单位	测试条件	
VDD 下降, LVDO 低电压 状态标志置 1	0000	2.2	2.4	2.6	V	-40~85°C
	0001	2.4	2.6	2.8	V	
	0010	2.6	2.8	3.0	V	
	0011	2.8	3.0	3.2	V	
	0100	3.0	3.2	3.4	V	
	0101	3.2	3.4	3.6	V	
	0110	3.4	3.7	4.0	V	
	0111	3.6	3.9	4.2	V	
	1000	3.8	4.1	4.4	V	
	1001	4.0	4.3	4.6	V	
	1010	4.3	4.6	4.9	V	
	1011	4.5	4.8	5.1	V	
	1100	4.7	5.0	5.3	V	
	1101	4.9	5.2	5.5	V	
111x	—	—	—	V		
LVD 电压检测迟滞窗口	—	100	—	mV	-40~85°C	
LVDIN 阈值电压	1.1	1.2	1.3	V	-40~85°C	


20.2 MCU 参数特性图

本节中所列图示均为抽样测试, 仅作为设计参考之用。其中部分图示中所列的数据已超出指定的操作范围, 此类信息也仅供参考, 芯片只保证在指定的范围内正常工作。


20.2.1 MCU 功耗特性

- ◆ MCU 深度睡眠模式电流随电压-温度变化特性图 (WDT, BOR 不使能, RTC 使能, ADC


buffer 被 bypass，所有 I/O 端口输出固定电平，无负载)



- ◆ MCU 睡眠模式电流随电压-温度变化特性图 (WDT, BOR 不使能, RTC 使能, ADC buffer 被 bypass, 所有 I/O 端口输出固定电平, 无负载; 系统主时钟为外部 20MHz HS 时钟)



- ◆ MCU 运行模式电流随电压-温度变化特性图 (WDT, BOR 使能, 外设模块均工作, 所有 I/O 端口输出固定电平, 无负载, 7816 通讯时钟管脚作为普通 I/O, 无时钟输出; 系统主时钟为外部 20MHz HS 时钟)





- ◆ 芯片运行模式电流随系统时钟频率-温度变化特性图(WDT, BOR 使能, 外设模块均工作, 所有 I/O 端口输出固定电平, 无负载, 7816 通讯时钟管脚作为普通 I/O, 无时钟输出; 芯片工作电压 VDD=5.0V)

(TBD)

20.2.2 MCU 的 IO 端口输入特性



- ◆ I/O 端口最大输入低电平随电压-温度变化特性图







注 1: 测量 VILmax 时, IO 端口输入电平由 0V 开始上升, 直到端口输入采样到逻辑值 1;
 注 2: VILmax2 适用于 PB23~PB16, 且 GPIO_PBSMITSEL[7:0]=8'b1111_1111 时的情况;
 注 3: VILmax1 适用于 PB23~PB16, 且 GPIO_PBSMITSEL[7:0]=8'b0000_0000 时的情况, 以及其它不支持施密特迟滞窗口可选的 IO 端口。

◆ I/O 端口最大输入低电平随电压-温度变化特性图




注 1: 测量 VIHmin 时, IO 端口输入电平由 VDD 开始下降, 直到端口输入采样到逻辑值 0;
 注 2: VIHmin2 适用于 PB23~PB16, 且 GPIO_PBSMITSEL[7:0]=8'b1111_1111 时的情况;
 注 3: VIHmin1 适用于 PB23~PB16, 且 GPIO_PBSMITSEL[7:0]=8'b0000_0000 时的情况, 以及其它不支持施密特迟滞窗口可选的 IO 端口。

◆ I/O 端口最小输入高电平随电压-温度变化特性图




注 1: 测量 VIHmin 时, IO 端口输入电平由 VDD 开始下降, 直到端口输入采样到逻辑值 0;
 注 2: VIHmin2 适用于 PB23~PB16, 且 GPIO_PBSMITSEL[7:0]=8'b1111_1111 时的情况;
 注 3: VIHmin1 适用于 PB23~PB16, 且 GPIO_PBSMITSEL[7:0]=8'b0000_0000 时的情况, 以及其它不支持施密特迟滞窗口可选的 IO 端口。

◆ I/O 端口弱上拉电阻随电压-温度变化特性图




◆ I/O 端口弱下拉电阻随电压-温度变化特性图




20.2.3 芯片 IO 端口输出特性（普通驱动）


◆ V_{OH} vs I_{OH} @ $V_{DD}=3.0V$ （普通驱动端口）




◆ V_{OL} vs I_{OL} @ $V_{DD}=3.0V$ （普通驱动端口）




◆ V_{OH} vs I_{OH} @VDD=5.0V (普通驱动端口)




◆ V_{OL} vs I_{OL} @VDD=5.0V (普通驱动端口)



◆ V_{OH} vs I_{OH} @VDD=5.5V (普通驱动端口)




◆ V_{OL} vs I_{OL} @ $V_{DD}=5.5V$ (普通驱动端口)




20.2.4 芯片 IO 端口输出特性 (大电流驱动)


◆ V_{OH} vs I_{OH} @ $V_{DD}=3.0V$ (大电流驱动端口)




◆ V_{OL} vs I_{OL} @ $V_{DD}=3.0V$ (大电流驱动端口)




◆ V_{OH} vs I_{OH} @VDD=5.0V (大电流驱动端口)




◆ V_{OL} vs I_{OL} @VDD=5.0V (大电流驱动端口)



◆ V_{OH} vs I_{OH} @VDD=5.5V (大电流驱动端口)



◆ V_{OL} vs I_{OL} @ $V_{DD}=5.5V$ (大电流驱动端口)



20.3 RF收发器电气特性

20.3.1 功耗参数

参数	符号	条件	最小值	典型值	最大值	单位
省电模式功耗	POWER DOWN	所有模块关闭	-	100	-	nA
	DEEP SLEEP	低功耗数字接口打开(保持寄存器的值), 其它模块关闭	-	3	-	uA
	IDLE	数字 LDO 工作在正常模式, 晶振使能, 数字电路有时钟	-	2	-	mA
接收模式功耗	RX	码率 10kbps, 载波 433MHz	10	18	-	mA
发送模式功耗	TX1	+20 dBm 发射功率	-	90	-	mA
	TX2	+10 dBm 发射功率	-	30	-	mA

表 20-1 芯片功耗

20.3.2 接收机 (RX) 参数

参数	符号	条件	最小值	典型值	最大值	单位
接收频率范围	FSYNTH1	20MHz 晶振	235	-	522	MHz
	FSYNTH2	20MHz 晶振	700	-	1045	MHz
灵敏度	RX_1	(BER<0.1%,10kbps, dev=25kHz,G2FSK, BT=0.5,Frq=433MHz)	-	-114	-	dBm
	RX_2	(BER<0.1%,50kbps, dev=25kHz,G2FSK, BT=0.5,Frq=433MHz)	-	-109	-	dBm
接收最大信号	PMAX_IN	-	-	>17	-	dBm
接收带宽	BW	-	10	-	200	kHz
输入三阶交调 (IIP3)	IIP3RX	-	-	-20	-	dBm
RX 输入阻抗 (未做匹配时, RX 的双端输入)	RIN-RX	433MHz	-	124.85-85.55j	-	Ω
RSSI 分辨率	RES-RSSI	-	-	± 3	-	dB
± 1 -Ch 邻道抑制 (BER < 0.1%)	C/I1-CH	要求参考信号灵敏度 3db 以上, 码速 10kbps, 高斯频率偏移键控(G2FSK), 频偏 25kHz, 基带滤波 (BT=0.5), 带宽 70k, 通道间隔 200K, 干扰源为连续载波信号	-	-41	-	dB
± 2 -Ch 邻道抑制 (BER < 0.1%)	C/I2-CH		-	-44	-	dB
$\geq \pm 3$ -Ch 邻道抑制 (BER < 0.1%)	C/I3-CH		-	-47	-	dB
$\geq \pm 4$ -Ch 邻道抑制 (BER < 0.1%)	C/I4-CH		-	-50	-	dB
阻塞 (1MHz)	1M BLOCK	要求参考信号灵敏度 3db 以上, 码速 10kbps, 高斯频率偏移键控(G2FSK), 频偏 25kHz, 基带滤波 (BT=0.5), 带宽 70k, 通道间隔 200K, 干扰源为连续载波信号	-	-55	-	dB
阻塞 (10MHz)	10M BLOCK	要求参考信号灵敏度 3db 以上, 码速 10kbps, 高斯频率偏移键控(G2FSK), 频偏 25kHz, 基带滤波 (BT=0.5), 带宽 70k, 通道间隔 200K, 干扰源为连续载波信号	-	-65	-	dB
镜相抑制	ImREJ	中频 IF=350kHz	-	-45	-	dB
同频率干扰	CoREJ	-	-	9	-	dB

表 20-2 接收机 (RX) 特性

20.3.3 发射机 (TX) 参数

参数	符号	条件	最小值	典型值	最大值	单位
发射机频率范围	FSYNTH1	20MHz 晶振	235	-	522	MHz
	FSYNTH2	20MHz 晶振	700	-	1045	MHz
GFSK 模式数据比特率	DR GFSK	-	1	-	100	kbps
调制频率偏差	Δf	-	-50	-	50	kHz
调制频偏步长	Δf_{RES}	-	-	305@20MHz 396@26MHz	-	Hz
输出功率范围	PTX	-	-20	-	+20	dBm
TX RFPA 输出步长	RFPA_OUT	-	-	3	-	dBm
TX RF 输出功率随温度变化	PRF_TEMP	-25°C ~ +85°C	-	2	-	dB
TX RF 输出功率随频率变化	PRF_FREQ	任何的频段测量	-	1	-	dB
发射调制滤波	BT	高斯滤波带宽时间积	0.5	-	1	
杂散辐射	POB-TX1	Pout=10dBm, Frequencies <1 GHz	-	-	-37	dBm
	POB-TX2	1~12.75 GHz, 除谐波以外	-	-	-37	dBm
谐波	P2 HARM	利用参考设计最大输出功率 (+17dBm)发射匹配网络和滤波, 输出功率线性递减	-	-	-30	dBm
	P3 HARM		-	-	-30	dBm

说明:
1. 所有规格保证生产测试, 特殊情况另有说明。
2. 资格认证。

表 20-3 发射机 (TX) 特性

20.3.4 频率合成器参数

参数	符号	条件	最小值	典型值	最大值	单位
频率合成器的频率范围	FSYNTH1	20MHz 晶振	235	-	522	MHz
	FSYNTH2	20MHz 晶振	700	-	1045	MHz
频率合成器分辨率	FRES	-	2.2@20MHz 2.86@26MHz	-	4.4@20MHz 5.7@26MHz	Hz
参考频率	fREF	20MHz 或者 26MHz	-	20/26	-	MHz
频率合成器频率容	ERR_FREQ	其容差值主要由晶体决定	-	±20	-	ppm

差						
参考频率输入电平	fREF_LV	当使用参考频率替代晶体时，输入信号峰值(Vpp)	0.4	-	-	V
频率合成器建立时间	tLOCK	XOSC 运行稳定后，PLL 的建立时间（包括 VCO 频率校正时间）	30	60	80	μs
相位噪声	L (fM)	F = 10 kHz@20MHz F = 10 kHz@26MHz	-	-95	-	dBc/Hz
		F = 100 kHz@20MHz F = 100 kHz@26MHz	-	-98	-	dBc/Hz
		F = 1 MHz@20MHz F = 1 MHz@26MHz	-	-118	-	dBc/Hz
		F = 10 MHz@20MHz F = 10 MHz@26MHz	-	-130	-	dBc/Hz
说明:						
1. 所有规格保证生产测试，特殊情况另有说明。						
2. 资格认证。						

表 20-4 频率合成器特性

20.3.5 振荡器参数

参数	符号	条件	最小值	典型值	最大值	单位
校准频率	FREQ	-	31.94	32	32.05	kHz
校准之后的频率精度	RES_FREQ	理论值	-	-	±1	%
温度系数	FAC_TEMP	在校准之后当供给电压改变时的频率漂移	-	+0.6	-	% / °C
供给电压系数	FAC_V	在校准之后当供给电压改变时的频率漂移	-	+5	-	% / V
初始校准时间	CAL_TIME	当 RC 振荡器开启时，尽管晶体振荡器在工作，校准还是在后台持续的进行。	-	3	-	ms
唤起周期	TIME_START	可根据寄存器配置做相应的调整	-	-	-	s
说明:						
1. 所有规格保证生产测试，特殊情况另有说明。						
2. 资格认证。						

表 20-5 低功耗 RC 振荡器特性

参数	符号	条件	最小值	典型值	最大值	单位
晶体频率	CRY_FRE		-	20/26	-	MHz
容差	ERR_FREQ	这是总容差，包括初始容差、老化和温度依赖，可接受的晶体容差决定于RF频率和信道空间/带宽	-	±20	-	ppm
ESR	ESR	-	-	-	100	Ω
开始时间	T_START	-	-	300	-	us
说明: 1. 所有规格保证生产测试，特殊情况另有说明。 2. 资格认证。						

表 20-6 石英晶体振荡器特性

第 21 章 编程调试接口

21.1 概述


为方便应用程序及实际系统调试，芯片内部集成 ISP 在线编程接口和 SWD 串行调试接口，通过上海东软载波微电子有限公司授权的 ISP 编程器、SWD 调试器可实现芯片在线编程、仿真调试功能。

芯片 ISP 和 SWD 功能模块共用 5 线接口配置，即电源线 VDD、地线 VSS、复位线 MRSTN、时钟线 ISCK 和数据线 ISDA。


21.2 ISP编程接口

21.2.1 通信协议

ISP 接口协议采用两线制半双工通信协议，每个信息块包含 n 个数据信息位，以及起始位和停止位。烧录器为主控设备，ISCK 时钟由烧录器发送；芯片为受控设备。如下图示：



21.2.2 操作流程



21.3 SWD调试接口

21.3.1 概述

SWD 是 Cortex-M0 内核自带的串行调试接口，与 ARM 的 CoreSight 调试技术兼容。

芯片通过 SWD 调试器完成调试程序（需通过配置字控制位 DEBUG，使能调试模式）下载，然后重新上电，芯片的 SWDIO（复用为 ISDA）和 SWCLK（复用为 ISCK）端口功能可用。

SWCLK: 串行时钟输入端口，提供 SWD 串行通讯时钟。

SWDIO: 串行数据输入/输出端口。

21.3.2 SWD 特性

SWD 调试功能可分为侵入式调试和非侵入式调试两部分。

侵入式调试

停机

单步执行

硬件断点（支持 4 个硬件断点）

软件断点（支持 BKPT 指令）

修改程序指针 PC 值

数据观察点 DWT

（Data Watchpoint and Trace，只支持 Watchpoint 功能，不支持 Trace 功能）

内部寄存器和 RAM 存储器的读写访问操作

矢量捕捉（包括 Reset 和 HardFault 异常的捕捉）

非侵入式调试

程序指针 PC 值采样